mobilná komunikácia - Vitajte na stránkach www.einsty.hostujem.sk

I N F O W A R E200-333 MHz72-Bit Reg DDRPCI-X64 bits /100 Mhz800 MB / s HyperTransportAMDHammerAMD-8131 TMHyperTransport TMPCI-X TunnelAMD-8111 TMHyperTransportI/O HubUSB 1.0USB 2.0UB/MA 1003.2 GB / s HyperTransportAC973.2 GB / s HyperTransport32 bits /33 MhzLPCPCIFLASHSIOCODEC10/100 PhyAMDHammerAudio, Modem100 BaseT (R445)200-333 MHz72-Bit Reg DDRArchitektúradvojprocesorovéhosystémus mikroprocesormi64 – x86FMISC). Poèet i usporiadanie výkonných jednotieksú prakticky totoné s Athlonom XP. Ak sa vámpoèet výkonných jednotiek zdá nízky, vedzte, epredstavitelia AMD ho odôvodòujú skutoènosou,e výkonné jednotky Athlonu ani konkurenènéhoPentia 4 nie sú v reálnej prevádzke nikdy vyaenéna 100 %. Príèinou tohto stavu je nízka priepustnosúdajov medzi systémom a mikroprocesorom.Pod¾a AMD aj po jej zvýšení (vïaka integrácii radièapamäte a zbernice HyperTransport) bude tento poèetvýkonných jednotiek postaèova.Keïe súèasné mikroprocesory nevykonávajú programovýkód tak, ako bol vygenerovaný kompilátorom,ale vyuívajú dômyselné mechanizmy preusporiadaniainštrukcií a ich vykonávania mimo vopred stanovenéhoporadia, ktoré im umoòujú zvyšova výkon,neodmyslite¾nou súèasou kadého moderného mikroprocesoraje usporiadanie výkonných jednotiek, dekodérovkódu a pamätí do blokov nazvaných pipeline.Práve v nich sa skrýva ïalšia zmena, ktorú v porovnanís Athlonom Hammer prináša. Nejde však orevoluènú zmenu. Kým pipeline Athlonu vyuívadesastupòový rozklad inštrukcie, v prípade Hammerastavili vývojári na dvanásstupòovú pipeline.V porovnaní s Pentiom 4 však nejde o iadny radikálnykrok (to disponuje 20-stupòovou pipeline).Plynulé „zásobovanie“ výkonných jednotiek inštrukciamizabezpeèuje trojica (Scheduler) s kapacitouosem záznamov (jednotky ALU) a jeden „trojcestný“(Scheduler) s kapacitou 36 záznamov. Údajepre tieto „zásobníky“ sa pripravujú v sústave zlo-enej z Feetch 2 Transit Pick, trojice dvojstupòovýchdekodérov jednotky zostavenia inštrukcií(Pack) a trojice dekodérov. Tento komplex je prostredníctvominštrukènej L1 cache „napojený“ nainštrukèný TLB a (2k Branch Targets, 16k HistoryCounter, RAS a Target Address). Údaje na spracovaniezískavajú výkonné jednotky prostredníctvomúdajovej L1 cache. Zaujímavým prvkom je zjednoteniedåky pipeline pre ALU i FPU operácie. Kýmpipeline pre ALU bola predåená, presne opaène jeto v prípade FPU, ktorá má síce rovnakých dvanásstupòov ako tá pre ALU, ale v porovnaní s Athlonomje o tri stupne kratšia.Predåenie pipeline si, samozrejme, vyiadaloúpravy aj v oblasti predpovedania vetvenia kódu.Ak by toti mikroprocesor nedisponoval dostatoènespo¾ahlivým mechanizmom, mohlo by sa sta, edlhšia pipeline by mohla vies k zníeniu výkonu.Na tento úèel sú do jadra Hammeru implementovanéjednotky Branch Selection (realizuje výber inštrukcií,ktoré majú by vykonané), Global HistoryCounter (GHC, zhromaïovanie informácií o históriivývoja vetvení) a Branch Target Address Calculator(BTAC). Práve posledne menovaná jednotka jeúplnou novinkou v architektúre jadra. V prípadepotreby jednotka BTAC umoòuje presne vypoèítavývoj danej vetvy programu. Vïaka tomuto jedineènémumechanizmu sa dajú úplne eliminova chybnépredpovede vetvenia. Pochopite¾ne, vyuitie tohtomechanizmu je optimálne iba v niektorých prípadoch(trvá pä hodinových cyklov). Na druhej stranetento mechanizmus jednoznaène prekonáva schopnostijednotiek predpovedania vetvenia implementovanýchnielen v 32-bitových mikroprocesoroch,ale napríklad aj v 64-bitovom Itaniu. BufferyKeby sme porovnávali Hammer s Athlonom XP, doinštrukènej L1 cache pribudlo 16 nových bufferov,èím sa ich poèet zvýšil na 40 a vyrovnal sa poètuúdajových L1 bufferov. Ešte rozsiahlejšími zmenamiprešli buffery L2 cache, ich poèet sa zdvojnásobil(z 256 na 512). Vïaka týmto úpravám sa zniujelatencia, a tak mikroprocesor menej èaká na údajepotrebné na svoju prácu. CacheÚdaje z bufferov a do nich sa dostávajú prostredníctvomL1 cache, jej ve¾kos je známa u dlhší èasa je navlas rovnaká ako v prípade Athlonov - 64 KBpre údaje a rovnaké mnostvo pre inštrukcie, spoluteda 128 KB. Ove¾a zaujímavejšie je to v súvislosti sL2 cache. Pre ClawHammer to bude zrejme 256 KB,pre SledgeHammer (Opteron) pravdepodobne viac.I keï konkrétne hodnoty nie sú ešte ani zïalekapotvrdené, AMD vo svojich materiáloch uvádza, emaximálna ve¾kos L2 cache by mala by 1 MB. Integrovaný radiè pamäteKeï som po prvý raz pozeral na blokovú schémuHammera, nebol som si celkom istý, èi nejde o art.Integrácia radièa pamäte priamo do mikroprocesora,to je kúsok, na ktorý si v doposia¾ nik netrúfol.Ide o krok, ktorý v doterajšom ponímaní mikroprocesoramono bez zaváhania oznaèi za revoluèný.Mikroprocesoru prináša toto riešenie významnézvýšenie priepustnosti údajov do pamäte, ktorá jepre mikroprocesor prístupná, èo sa rýchlosti týka,rovnako ako cache tretej úrovne. Ïalšou neprehliadnute¾nouvýhodou je podstatné zjednodušeniepráce návrhárom systémov. Pochopite¾ne, kadástránka má dve mince, v prípade integrovaného radièapamäte je tou odvrátenou „pevná“ previazanoss vopred definovaným typom pamäte. S oh¾adomna skutoènos, e v AMD u dávnejšie stavilina pamäte DDR, je pochopite¾né, e aj pri Hammeriostali verní tomuto typu pamätí. Pod¾a pôvodnejšpecifikácie mali prvé Hammery podporova pamäteDDR štandardu PC 1600, PC 2100 a PC 2700.V súèasnosti je takmer isté, e ClawHammer budeoptimalizovaný pre posledne zmienený typ pamätí.V tejto súvislosti sa, samozrejme, natíska otázka,ako to bude s podporou novších pamäových štandardov.Pravda je taká, e tá v porovnaní s doterajšímizvyklosami nebude závislá od výrobcovèipových súprav, ale od výrobcu mikroprocesora aprípadná zmena si vyiada redizajn mikroprocesora.V podstate to však nie je problém, pretoe aj vsúèasnosti je bené, e k drobným úpravám jadiermikroprocesorov dochádza minimálne raz za polroka a to by malo na udranie tempa s výrobcamipamätí staèi.V radièi pamäte sa skrýva aj jeden z rozdielovmedzi ClawHammerom a SledgeHammerom (Opteron).Kým prvý mikroprocesor bude vybavený jednokanálovýmradièom pamäte so šírkou údajovejzbernice 64 bitov, serverová verzia SledgeHammerbude disponova dvojkanálovým radièom s celkovoušírkou údajovej zbernice 128 bitov a podporou ECC.V najvýkonnejšom variante (Opteron, DDR PC2700,frekvencia pamätí 333 MHz efektívne) je monédosiahnu teoretickú priepustnos 5,33 GB/s. Navyšetoto èíslo platí pre kadý mikroprocesor inštalovanýv systéme. Samozrejme, reálna priepustnosbude zrejme nišia. V súèasnosti sa toti reálnapriepustnos systémov s DDR pamäami pohybujena úrovni 50 % teoretickej, s oh¾adom na zmenyv architektúre systémov sa dá oèakáva zvýšenietejto hranice na 70 % (niektoré zdroje uvádzajú a80 %). Keby boli uvedené èísla reálne, Hammers DDR by disponoval 2,5× vyššou pamäovou priepustnosouako v súèasnosti najvýkonnejšie systémys Pentiom 4 a RDRAM! HyperTransportÏalšou významnou zmenou, ktorú mikroprocesoryHammer prinesú, je podpora zbernice HyperTrans-7/2002 PC REVUE 101