telra r/c - Serwis Elektroniki

Opis magistrali szeregowej 1-wireV DDBUS MASTERTTL-EQUIVALENTPORT PINSTxRx5kV DD5k12V(10mA min.)PROGRAMMINGPULSELINIA DATAPAMIÊCI EPROMRys.5.3. Uk³ad poœrednicz¹cy zapewniaj¹cy ochronêTTL-owskiego portu uk³adu master w przypadkurozdzielonych portów wejœcia-wyjœcia.noczeœnie, jeœli mikroprocesor nadzoruj¹cy magistralê dopuszczana wykorzystanym porcie napiêcie jedynie 5V, konieczna jestjego separacja od impulsu programuj¹cego. Jeden z mo¿liwychuk³adów sprzêgaj¹cych przedstawiono na rysunku 5.2.W czasie gdy w³¹czany jest tranzystor T4, wy³¹czany jestT1, separuj¹c w ten sposób liniê magistrali. Uk³ad z rys.5.2 rozwi¹zujesytuacjê, gdy odpowiednia linia portu mikroprocesorazarz¹dzaj¹cego magistral¹ jest dwukierunkowa. Kiedy port tenma rozdzielone linie wejœcia-wyjœcia, rozwi¹zanie jest prostszei mo¿e byæ na przyk³ad takie, jak przedstawiono na rys. 5.3.Parametry impulsu programuj¹cego przedstawiono na rys. 5.4.Podobnie nieco odmienna sytuacja od standardowej wystêpuje,gdy do magistrali podpiête s¹ „termometry” DS1820. Uk³adyte zasilane s¹ napiêciem typowym dla magistrali 1-wire, ale wczasie, gdy dokonuje konwersji temperatury i zapisuje tê wartoœædo przeznaczonych do tego komórek wewnêtrznej pamiêcima „wiêksze zapotrzebowanie na pr¹d”. Jednym s³owem, wymaganyjest tzw. uk³ad strong active pull-up przedstawiony narysunku 5.5. Dzia³anie jego polega na tym, ¿e po wys³aniu rozkazukonwersji temperatury do DS1820, z odrêbnego wyjœciaportu mikroprocesora nadzoruj¹cego magistralê w³¹czany jesttranzystor T1, który po prostu bocznikuje rezystor R PULL-UP . Oczywiœciemusz¹ byæ w takim uk³adzie zachowane pewne restrykcjedla pracy magistrali. ¯aden z uk³adów pod³¹czonych do niej nieV PPV PULLUPGND>5µst RPNormalna komunikacja1-wire jest zawieszona480µsBus master; aktywne high(12V @ 10 mA)>5µst DP t PPt FPt DVNormalna komunikacja1-wire jest wznowionaRys.5.4. Timing impulsu programuj¹cego.µP+5V4.7k+5VT1GNDDS1820I/ORys.5.5. Uk³ad strong pull-up.Rezystor pull-upV DDmo¿e podj¹æ transmisji w czasie, gdy tranzystor T1 jest aktywny.Nawet taki uk³ad, jak na przyk³ad DS1994 nie mo¿e w tym czasiewys³aæ przerwania. Zapewnienie owych restrykcji spoczywaw ca³oœci na oprogramowaniu zarz¹dzaj¹cym magistral¹ 1-wire.5.2. Dobór rezystora R PULL-UPZalecana wartoœæ rezystora „podci¹gaj¹cego” magistralê dlalinii o niezbyt du¿ej d³ugoœci, z sond¹ na jej koñcu do pod³¹czeniajednego uk³adu 1-wire (typowe zastosowanie dla iButton-ów)wynosi 5k. Taka wartoœæ zosta³a wybrana dla zapewnienia du¿ejtolerancji rezystancji kontaktu elementu w sondzie oraz dla zapewnieniaodpowiedniego marginesu poziomów logicznych naobu koñcach linii (tj. dla uk³adu zarz¹dzaj¹cego i podporz¹dkowanego).Jeœli natomiast obci¹¿enie magistrali powodowane zarówno„wisz¹cymi” na niej uk³adami, jak i parametrami samegokabla wp³ywa znacz¹co na sta³¹ czasow¹ magistrali przy wzroœcienapiêcia w kierunku stanu wysokiego mo¿e byæ wskazanezmniejszenie wartoœci tego rezystora. Kryteria na jego wartoœæminimaln¹ przedstawione s¹ w nastêpnym punkcie. W sytuacjachszczególnie krytycznych mo¿e byæ wymagane zastosowanie aktywnychuk³adów pull-up przedstawionych w p.6.5.5.3. Optymalizacja marginesu zak³óceñIdealna sytuacja, czyli najwiêkszy margines i odpornoœæ nazak³ócenia jest wtedy, gdy linia magistrali jest krótka, kabel mama³¹ pojemnoœæ, a obci¹¿enie linii ze strony uk³adów jest niewielkie.Im d³u¿sza linia i bardziej obci¹¿ona, tym wiêcej uwagitrzeba poœwiêciæ zachowaniom sta³opr¹dowym, a szczególnie dynamicznymmagistrali. Krytycznymi punktami „timing’ów” 1-wire jest czas Recovery i szczelina czasowa zapisu lub odczytu„1” logicznej. Czas Recovery staje siê bardziej krytyczny, jeœliwystêpuje sekwencja d³u¿szych kolejnych szczelin czasowychwrite-zero time slot’ów. Specyfikacja magistrali zak³ada „wstawianie”co najmniej 1µs czasów t REC miêdzy kolejne szczelinyczasowe. Jednak¿e w sytuacjach d³ugiej i pojemnoœciowo obci¹-¿onej magistrali mo¿e siê to okazaæ niewystarczaj¹ce. Krótki 1µsimpuls rozchodzi siê wzd³u¿ linii zgodnie ze zjawiskami wystêpuj¹cymiw liniach d³ugich (problemy te bêd¹ naszkicowane wp.6.1), a tu jeszcze raz podkreœlam nie mo¿na ich absolutnieupraszczaæ do zwyk³ego opóŸnienia zwi¹zanego ze skoñczon¹prêdkoœci¹ œwiat³a (aczkolwiek te problemy z prêdkoœci¹ propagacjifali elektromagnetycznej s¹ bezpoœrednio zwi¹zane). Faleodbite powoduj¹ znacz¹c¹ degradacjê kszta³tu impulsów i takdeformowanych przez zachowanie inercyjne linii. W sytuacji krytycznejkrótki impuls mo¿e byæ zupe³nie przez te zjawiska wyfiltrowanyi element na koñcu magistrali mo¿e byæ zupe³nie niewidocznydla uk³adu ni¹ zarz¹dzaj¹cego. Jednym ze sposobów polepszeniamarginesu parametrów DC, jak i AC dla poprawnejtransmisji jest wyd³u¿enie czasu Recovery. Jeœli czas ten zostaniewyd³u¿ony z 1µs do 15µs, maksymalna szybkoœæ transmisjina magistrali spadnie z 16.3 kilobitów na sekundê do 13.3 kb/s,natomiast 15µs Recovery time pozwoli na transmisjê po znacznied³u¿szej linii z zachowaniem zadowalaj¹cego marginesuwzglêdem zak³óceñ. Warunki zapisu „1” logicznej mog¹ byæ poprawioneprzez skrócenie czasu t LOW1 (patrz rys.4.1) w szczelinieczasowej write-one …, z zachowaniem jednak jego minimalnejwartoœci. Taki sam zabieg mo¿e pomóc zwiêkszyæ margines odzak³óceñ w szczelinie czasowej czytania „jedynki”. Równoczeœniew tych (trudnych) warunkach zmniejsza siê wartoœæ rezystancji„podci¹gaj¹cej” magistralê. Jednak przy wartoœci poni¿ejSERWIS ELEKTRONIKI 2/2003 7