SP - UMEL - Vysoké učení technické v Brně

Návrh analogových integrovaných obvodů (BNAO) 97C3C≈ C2db1≈ C+ Cgd 2db2+ C+ Cgd1,overlapgd1,overlap+ CL Pokud je f T dostatečně velké návrh je hotový. V opačném případě je opět potřeba zvolitnový poměr W/L nebo L a zopakovat celý postup kroku 2 znovu od začátkuPříklad 10.2Požadavky: n-MOS output, Vout=0,2…0,6V, SR=30V/µs, Gain=25 dB, fT=150 MHz,VDD=2VParametry:C L =0,5 pF, L min =0,12 µm, KP n =1,036E-3, KP p =0,3453E-3,C 2 +C 3 =0,75 pFλn=8,5E-2, λp=3,5E-21. Pracovní bod:dVoutVIBias≈ CL = 30 ⋅ 0,5 pF = 15µA → IBias= 20µAdt µ s2. Návrhová procedura:Začneme s L=L min , W/L=10 pro všechny tranzistory.a) Zkontrolujeme rozsah výstupního signálu:2IBias 2 ⋅ 20µAVsat, n= == 0,062V< Vout,min= 0, 2V−3Kp ⋅1,036 ⋅10⋅10Vn( W / L)12IBias2 ⋅ 20µA, p= == 0,108V< VDD−Vout,min= 1,−3Kp ⋅0,3453⋅10⋅10sat4p( W / L)2vyhovujeb) kontrola zasílení:( W / L)−32Kp11 2 ⋅1,036⋅10⋅10AV === 268 → 10 ⋅ log( AV) = 24,3dB< 25dBIBias−2−2( λ + λ ) 20µA( 8,5 ⋅10+ 3,5 ⋅10)npVnevyhovujeHodnota je příliš malá. Abychomm dosáhli většího zesílení musíme zvětšit poměr W/L.Nastavíme tedy W/L=20 a zopakujeme předešlé kroky.a) Kontrola rozsahu výstupního signálu: