SP - UMEL - Vysoké učení technické v Brně

Návrh analogových integrovaných obvodů (BNAO) 65zvolíme L=L min =0,12µmPlatí také L 1 =L 2 = L 3 =L 4 =L[3] Výpočet RR=(VDD-VSS-2*V GS )/I in =(1,2-0-1,0)/10E-6=20kΩZkontrolujte zda je hodnota odporu realizovatelná na čipu. Pokud by hodnota byla přílišvysoká je třeba se vrátit do bodu (1) a zvolit vyšší hodnotu VGS (snížíme tím velikostúbytku na rezistoru). Není-li toto řešení přípustné je možné nahradit R PMOStranzistorem.[4] Určení šířky kanálů M1 aM2W 2 =2*L*I Out /KP n (V GS -V THn ) 2 =2*0,12E-6*50E-6/(1,0E-3(0,1) 2 )=1,2µmPoměr I out / Iin =50/10=5 W 1 =W 2 /5=0,24µmOpět je potřeba se nad výsledkem zamyslet. Pokud jsou výsledné velikosti tranzsitorůpříliš velké, je možné zvětšit V GS nebo zmenšit délku kanálu L MOS traznistorů.V opačném případě (příliš malé rozměry problémy při matchingu v layoutu) VGSzmenšujeme.nebo prodloužíme délku kanálu.Zde vidíme, že tranzistor M1 by má poměrně malé rozměry W i L. Takový tranzistor vlayoutu může mít problémy se splněním kritérií matchingu. Z tohoto důvodu bude lepšícelý proces návrhu zopakovat abychom dosáhli většího rozměru W. Zvětšovat kanál nemáu kaskody smysl a proto se vracíme k nastavení V GS :[5] Volba V GSM1 vyšel příliš malý, V GS volíme tedy menší V GS =V THn +∆V=0,4+0,05=0,45 VNezapomeňte, že touto volbou ovlivňujete rozsah výstupního napětí:V OUTmin = V min =V DS2 +V DS3 =V THN +2V dsat =0,4+2*0,05=0,5 V(proudové zrcadlo bude správně fungovat až od 0,5 V na výstupu!)[6] Určení délky kanálu MOS tranzistorůOpět zvolíme L=L min =0,12µm[7] Výpočet RR=(VDD-VSS-2*V GS )/I in =(1,2-0-0,9)/10E-6=30kΩ[8] Určení šířky kanálů M1 aM2W 2 =2*L*I Out /KP n (V GS -V THn ) 2 =2*0,12E-6*50E-6/(1,0E-3(0,05) 2 )=4,8µmPoměr I out / Iin =50/10=5 W 1 =W 2 /5=0,96µmVelikost W 1 se zvětšila 4x.Výsledek: (W/L) 1,3 =0,96/0,12µm(W/L) 2,4 =4,8/0,12µmPříklad 6.3Srovnání s JPZ z předchozího příkladuPlocha: