SP - UMEL - Vysoké učení technické v Brně

118 FEKT Vysokého učení technického v BrněDůležité návrhové rovnice:Rovnice (1)GBW= Avfd=2πgm1( C + C )n5LRovnice (2)gCgm3 m1= , nebo také ( W / L) 4≈ 2( W / L)1n4Cn5+ CL⎛ Cn4⎜⎝ Cn5+ CL⎞⎟⎠2Rovnice (2a,b) předpokládají velikosti kapacit C n4,5 nezávislé na velikostech tranzistorůzapojených do těchto uzlů. To samozřejmě není pravda (čím větší jsou tranzistory, tím většíbudou i kapacity, jinak bychom mohli dosáhnout neomezené hodnoty GBW).Příslušné parazitní kapacity tranzistorů lze popsat následujícím lineárně rostoucímmodelem:C= Cn n0⎛W⎞+ k⎜⎟⎝ L ⎠ .Velikosti konstant lze získat experimentálně pro jednotlivé použité technologienakreslením layoutů tranzistorů několika velikostí a zjištěním konkrétních hodnot parazitníchkapacit.Přesněji potom např. pro uzel n4 bude platit:C L .⎛W⎞ ⎛W⎞Cn4 = Cn04+ k1⎜⎟ + k3⎜⎟⎝ L ⎠1⎝ L ⎠ 3 .Tuto kapacitu potom využíváme v matematickém předpokladu stability OTA:Postup návrhu:f= 3*GBW ⇒ g = πCnd m3 6n4GBWChceme navrhnout jednoduchý CMOS OTA s určitým GBW a danou kapacitou zátěžeZ rovnic (1) a (2) vyplývá, že musíme najít 3 proměnné:• I B• (W/L) 1• (W/L) 4 chybí jedna rovnice (3 proměnné, jen 2 rovnice!)Jednoduchý postup: Zvolíme (W/L) 4 a I B a (W/L) 1 jednoduše dopočítáme.Komplexnější přístup:GBW=Avfd=g( C + C )Víme, že transistor T 1 určuje zesílení a tedy jeho poměr g m /I D by měl být velký. Tudížzvolíme malý rozdíl V GS1 -V T (kolem 0,2 V). Tranzistor v tomto případě pracuje v oblasti silné2πn 5m 1L