Osnovi elektronike

Prilikom procesa upisa, bit linije B i B se dovedu na potencijale koji odgovaraju
sadržaju koji treba da se upiše u ćeliju. Pretpostavimo da je u ćeliju već upisana jedinica i da
treba upisati nulu. Onda se linija B dovodi na logičku nulu, v
B
= 0 , a linija B na logičku
jedinicu, v = V
B DD
. Kada sprežni tranzistori provedu, parazitna kapacitivnost čvora Q, C , se
Q
puni, a parazitna kapacitivnost čvora Q, C
Q
se prazni, što izaziva promenu stanja na izlazima
invertora, odnosno promenu sadržaja upisanog u ćeliju.
Primetimo da je zbog toga što su parazitne kapacitivnosti bit linija B i B , C
B
i C B
,
znatno veće od parazitnih kapacitivnosti čvorova Q i Q, C
Q
i C , proces čitanja informacija
Q
znatno duži od procesa upisa informacija u statičku memorijsku ćeliju.
Tipično vreme pristupa kod savremenih statičkih memorija je manje od 10 ns. Statičke
memorije se koriste u primenama gde je potrebna velika brzina rada, kao što su na primer, keš
memorije ili memorije u sistemima za digitalnu obradu signala. Kapacitet statičkih memorija ide
do nekoliko Mbita.
11.9.2 Dinamičke memorije
Mada su se u prošlosti koristile različite ćelije, sve savremene dinamičke memorije
koriste istu ćeliju sa jednim MOS tranzistorom, koja je prikazana na slici 11.33.
Linija reči (W)
T
C S
Bit linija
B
Slika 11.33: Dinamička memorijska ćelija.
Dinamička memorijska ćelija pamti informacije u malom kondenzatoru C
S
, koji se pravi
istim postupkom kao gejt MOS tranzistora. Kapacitet C
S
je veoma mali i iznosi svega 30-50 fF
(1 fF = 10 -15 F). Ako je u ćeliju upisana logička jedinica, napon na kondenzatoru je visok,
VCS
= VDD
−Vt
, a kada je upisana logička nula, napon na kondenzatoru je približno nula, V
CS
≈ 0 .
Pošto je dielektrik (oksid silicijuma) kondenzatora veoma tanak, zbog efekata struje curenja kada
je sprežni tranzistor isključen, mala količina elektriciteta akumulirana u kondenzatoru se isprazni
za desetak milisekundi. Zbog toga je potrebno vršiti obnavljanje ili osvežavanje sadržaja
dinamičke memorijske ćelije svakih 5 do 10 ms, odakle potiče naziv ovih memorija.
Proces čitanja upisanih informacija se obavlja na sledeći način. Prvo se podigne
potencijal na liniji reči W, čime se uključuje sprežni tranzistor. Time se kondenzator C
S
poveže
paralelno kapacitivnosti bit linije C B
, koja je 30-50 puta veća od C S
. Kao i kod statičkih
memorija, pre operacije čitanja bit linija se dovodi na potencijal V
DD
/ 2 . Povezivanjem C
B
i C
S
u paralelu dolazi do preraspodele naelektrisanja između kondenzatora prema jednačini o
održanju naelektrisanja:
127