Osnovi elektronike
jezgrima i poluprovodničke memorije, koje su omogućavale pristup do bilo koje ćelije za isto vreme, za razliku od sekvencijalnih memorija (disk, traka, CD, DVD) kod kojih je pristup informacijama najbrži ako se one čitaju u redosledu kako su upisane. Sa današnje tačke gledišta podela memorija na RAM i ROM nije opravdana, jer obe omogućavaju slučajni pristup ćelijama, ali je ostala u upotrebi jer se teško može izbaciti iz prakse. Po drugoj kategorizaciji, memorije se dele po sposobnosti čuvanja informacija na statičke memorije (SRAM) i dinamičke memorije. Statičke memorije zadržavaju upisane informacije sve dok imaju napajanje ili dok se ne izvrši ponovni upis. Dinamičke memorije zadržavaju upisane informacije veoma kratko vreme, reda desetak ms, pa se njihov sadržaj mora periodično obnavljati. 11.9.1 Statičke memorije Osnovna jedinica statičke memorije vrlo je slična RS leč kolu, ali se zbog smanjenja broja potrebnih komponenata u realizaciji memorijskih ćelija ne koriste NILI ili NI kola već CMOS invertori. Šema statičke memorijske ćelije je prikazana na slici 11.32. Linija reci (W) V DD V DD Bit _ linija B T 2 T 4 _ T 5 Q Q T 6 T 3 T 1 Bit linija B Slika 11.32: CMOS SRAM memorijska ćelija. Osnovu memorijske ćelije čini leč kolo, koje čine dva CMOS invertora T 1 , T 2 i T 3 , T 4 . Tranzistori T 5 i T 6 su tranzistori za spregu memorijske ćelije sa linijama za pristup. Ovi tranzistori su provodni kada linija reči (W) dođe na potencijal logičke jedinice ( V DD ) i onda spajaju memorijsku ćeliju sa komplementarnim bit linijama (B i B ). Čitanje sadržaja ćelije se izvodi na sledeći način. Neka je u ćeliju upisan sadržaj Q = 1, Q = 0 . Pre operacije ćitanja, linije B i B se dovedu na neki potencijal izveđu logičke jedinice i logičke nule, najčešće na V DD / 2 . Kada se selektuje linija reči i uključe T 5 i T 6 , protekne struja kroz T 4 i T 6 do linije B, puneći parazitnu kapacitivnost linije C B . Istovremeno, teče struja od linije B kroz T 5 i T 1 do mase, koja prazni parazitnu kapacitivnost linije C B . Dakle, postoji diferencijalni napon v > 0 , koji osetljivi senzorski pojačavač može registrovati i na svom BB izlazu dati pravu vrednost napona logičke jedinice. Ako je u ćeliju upisana logička nula, onda će diferencijalni napon biti v < 0 , i senzorski pojačavač će na izlazu dati logičku jedinicu. BB Primetimo da se očitavanjem sadržaja ne menja stanje memorijske ćelije, odnosno, čitanje je nedestruktivno. 126
Prilikom procesa upisa, bit linije B i B se dovedu na potencijale koji odgovaraju sadržaju koji treba da se upiše u ćeliju. Pretpostavimo da je u ćeliju već upisana jedinica i da treba upisati nulu. Onda se linija B dovodi na logičku nulu, v B = 0 , a linija B na logičku jedinicu, v = V B DD . Kada sprežni tranzistori provedu, parazitna kapacitivnost čvora Q, C , se Q puni, a parazitna kapacitivnost čvora Q, C Q se prazni, što izaziva promenu stanja na izlazima invertora, odnosno promenu sadržaja upisanog u ćeliju. Primetimo da je zbog toga što su parazitne kapacitivnosti bit linija B i B , C B i C B , znatno veće od parazitnih kapacitivnosti čvorova Q i Q, C Q i C , proces čitanja informacija Q znatno duži od procesa upisa informacija u statičku memorijsku ćeliju. Tipično vreme pristupa kod savremenih statičkih memorija je manje od 10 ns. Statičke memorije se koriste u primenama gde je potrebna velika brzina rada, kao što su na primer, keš memorije ili memorije u sistemima za digitalnu obradu signala. Kapacitet statičkih memorija ide do nekoliko Mbita. 11.9.2 Dinamičke memorije Mada su se u prošlosti koristile različite ćelije, sve savremene dinamičke memorije koriste istu ćeliju sa jednim MOS tranzistorom, koja je prikazana na slici 11.33. Linija reči (W) T C S Bit linija B Slika 11.33: Dinamička memorijska ćelija. Dinamička memorijska ćelija pamti informacije u malom kondenzatoru C S , koji se pravi istim postupkom kao gejt MOS tranzistora. Kapacitet C S je veoma mali i iznosi svega 30-50 fF (1 fF = 10 -15 F). Ako je u ćeliju upisana logička jedinica, napon na kondenzatoru je visok, VCS = VDD −Vt , a kada je upisana logička nula, napon na kondenzatoru je približno nula, V CS ≈ 0 . Pošto je dielektrik (oksid silicijuma) kondenzatora veoma tanak, zbog efekata struje curenja kada je sprežni tranzistor isključen, mala količina elektriciteta akumulirana u kondenzatoru se isprazni za desetak milisekundi. Zbog toga je potrebno vršiti obnavljanje ili osvežavanje sadržaja dinamičke memorijske ćelije svakih 5 do 10 ms, odakle potiče naziv ovih memorija. Proces čitanja upisanih informacija se obavlja na sledeći način. Prvo se podigne potencijal na liniji reči W, čime se uključuje sprežni tranzistor. Time se kondenzator C S poveže paralelno kapacitivnosti bit linije C B , koja je 30-50 puta veća od C S . Kao i kod statičkih memorija, pre operacije čitanja bit linija se dovodi na potencijal V DD / 2 . Povezivanjem C B i C S u paralelu dolazi do preraspodele naelektrisanja između kondenzatora prema jednačini o održanju naelektrisanja: 127
- Page 79 and 80: minimalne dimenzije su ispod 1 μm,
- Page 81 and 82: με W W i = ( v − V ) = k ( v
- Page 83 and 84: G v GS + S k n (W/L)(v GS -V t ) 2
- Page 85 and 86: 9.6 Osnovna pojačavačka kola sa N
- Page 87 and 88: Posle zamene MOS tranzistora modelo
- Page 89 and 90: ⎛W ⎞ V −V I k V V I ⎝ ⎠ 1
- Page 91 and 92: gde je V A napon koji određuje nag
- Page 93 and 94: Zato se u integrisanoj tehnici uvek
- Page 95 and 96: 10.5 Primene operacionog pojačava
- Page 97 and 98: samo po tome što ima više ulaza.
- Page 99 and 100: Dakle, izlazni napon je srazmeran p
- Page 101 and 102: V(1) Logička jedinica Prelazna zon
- Page 103 and 104: A Y 0 1 1 0 A Y Slika 11.4 Kombinac
- Page 105 and 106: 11.2.5 NI operacija Već je rečeno
- Page 107 and 108: logičkog zbira promenljivih, reč
- Page 109 and 110: Sa sl. 11.11 može se uočiti da je
- Page 111 and 112: se obično uzima da se kolo pri def
- Page 113 and 114: 11.4.1 Karakteristika prenosa Za od
- Page 115 and 116: Dakle, margine šuma su iste, što
- Page 117 and 118: gde je I DDmax maksimalna nekapacit
- Page 119 and 120: nalazi u prelaznoj zoni karakterist
- Page 121 and 122: Dakle, promena stanja SR leč kola
- Page 123 and 124: 11.7 Multivibratorska kola Multivib
- Page 125 and 126: kondenzatoru ne može trenutno prom
- Page 127 and 128: Vi1 V DD Vi2 V DD t Vx VDD V T t t
- Page 129: ako je v u > Vi onda je K i = 1. Na
jezgrima i poluprovodničke memorije, koje su omogućavale pristup do bilo koje ćelije za isto<br />
vreme, za razliku od sekvencijalnih memorija (disk, traka, CD, DVD) kod kojih je pristup<br />
informacijama najbrži ako se one čitaju u redosledu kako su upisane. Sa današnje tačke gledišta<br />
podela memorija na RAM i ROM nije opravdana, jer obe omogućavaju slučajni pristup ćelijama,<br />
ali je ostala u upotrebi jer se teško može izbaciti iz prakse.<br />
Po drugoj kategorizaciji, memorije se dele po sposobnosti čuvanja informacija na statičke<br />
memorije (SRAM) i dinamičke memorije. Statičke memorije zadržavaju upisane informacije sve<br />
dok imaju napajanje ili dok se ne izvrši ponovni upis. Dinamičke memorije zadržavaju upisane<br />
informacije veoma kratko vreme, reda desetak ms, pa se njihov sadržaj mora periodično<br />
obnavljati.<br />
11.9.1 Statičke memorije<br />
Osnovna jedinica statičke memorije vrlo je slična RS leč kolu, ali se zbog smanjenja<br />
broja potrebnih komponenata u realizaciji memorijskih ćelija ne koriste NILI ili NI kola već<br />
CMOS invertori. Šema statičke memorijske ćelije je prikazana na slici 11.32.<br />
Linija reci (W)<br />
V DD<br />
V DD<br />
Bit _ linija<br />
B<br />
T 2<br />
T 4<br />
_<br />
T 5 Q<br />
Q<br />
T 6<br />
T 3<br />
T 1<br />
Bit linija<br />
B<br />
Slika 11.32: CMOS SRAM memorijska ćelija.<br />
Osnovu memorijske ćelije čini leč kolo, koje čine dva CMOS invertora T 1 , T 2 i T 3 , T 4 .<br />
Tranzistori T 5 i T 6 su tranzistori za spregu memorijske ćelije sa linijama za pristup. Ovi<br />
tranzistori su provodni kada linija reči (W) dođe na potencijal logičke jedinice ( V<br />
DD<br />
) i onda<br />
spajaju memorijsku ćeliju sa komplementarnim bit linijama (B i B ).<br />
Čitanje sadržaja ćelije se izvodi na sledeći način. Neka je u ćeliju upisan sadržaj Q = 1,<br />
Q = 0 . Pre operacije ćitanja, linije B i B se dovedu na neki potencijal izveđu logičke jedinice i<br />
logičke nule, najčešće na V<br />
DD<br />
/ 2 . Kada se selektuje linija reči i uključe T 5 i T 6 , protekne struja<br />
kroz T 4 i T 6 do linije B, puneći parazitnu kapacitivnost linije C<br />
B<br />
. Istovremeno, teče struja od<br />
linije B kroz T 5 i T 1 do mase, koja prazni parazitnu kapacitivnost linije C B<br />
. Dakle, postoji<br />
diferencijalni napon v > 0 , koji osetljivi senzorski pojačavač može registrovati i na svom<br />
BB<br />
izlazu dati pravu vrednost napona logičke jedinice. Ako je u ćeliju upisana logička nula, onda će<br />
diferencijalni napon biti v < 0 , i senzorski pojačavač će na izlazu dati logičku jedinicu.<br />
BB<br />
Primetimo da se očitavanjem sadržaja ne menja stanje memorijske ćelije, odnosno, čitanje je<br />
nedestruktivno.<br />
126
Change language