Osnovi elektronike
U statičkom režimu D leč kola onemogućeno je pojavljivanje nedozvoljene kombinacije ulaznih signala S = R = 0 , ali problem nestabilnosti nije u potpunosti rešen. Naime, kada je C = 1, a ulazni signal D se menja sa nule na jedinicu, u kratkom vremenskom intervalu, jednakom kašnjenju kroz invertor, pojavljuje se kombinacija S = R = 0 . Ako se u tom intervalu promeni vrednost signala C sa jedinice na nulu, zamrznuta vrednost izlaza biće nedefinisana. Radi obezbeđenja pouzdanog rada D leč kola, u praksi se zahteva da signal na ulazu D bude stabilan za vreme t su (engl. setup time) pre opadanja signala dozvole C sa jedinice na nulu. 11.6.3 D flipflop SR leč kola mogu menjati stanje na izlazu u bilo kom vremenskom trenutku, dok je kod D leč kola kola promena stanja na izlazu moguća u bilo kom trenutku kada je signal dozvole aktivan. Kod kola sa povratnom spregom to može stvoriti velike probleme, pa se zbog toga koriste bistabilna kola kod kojih se promena stanja na izlazu (okidanje) može vršiti samo prilikom promene logičkog stanja ulaza na koji se dovodi takt. Takvi bistabilni elementi se nazivaju flipflopovi. U praksi se sreću dva načina okidanja flipflopa: impulsni (okidanje se vrši celim pozitivnim ili negativnim takt impulsom), i ivični (okidanje se vrši sinhrono sa rastućom ili opadajućom ivicom signala takta). U savremenim digitalnim kolima mnogo više se koristi ivični način okidanja, pa će u daljem tekstu biti opisano kolo D flipflopa sa ivičnim okidanjem prikazano na slici 11.24a. U grafičkom simbolu na slici 11.24b ivično okidanje je označeno trouglom kod takt ulaza C, a kružić kod takt ulaza označava okidanje na opadajuću ivicu takta. D S Q Q D Q C R Q Q C Q (a) Slika 11.24: Ivični D flipflop sa okidanjem na opadajuću ivicu: a) Šema kola, b) Grafički simbol Kada je takt signal u kolu sa slike 11.24a na visokom nivou, stanje na izlazima NI kola iz prvog stepena određeno je stanjem na D ulazu. Međutim, drugi nivo logičkih kola blokiran je visokim nivoom takt signala, tako da su na ulazima S i R u SR leč kolo logičke jedinice, koje ga drže u zatečenom stanju. Kada takt signal prelazi sa logičke jedinice na logičku nulu blokiraju se ulazi NI kola, ali se stanje na izlazima NI kola ne menja sve dok ne prođe vreme propagacije signala kroz NI kola t p . Kako se istovremeno sa blokiranjem NI kola aktiviraju ILI kola iz drugog stepena, na jednom od ulaza S ili R pojaviće se kratak negativan impuls trajanja t p koji će postaviti SR leč u željeno stanje određeno D ulazom. Posle toga, zbog niskog nivoa takt signala, NI kola ostaju blokirana i stanje flipflopa se ne može promeniti. Funkcionalna i eksitaciona tabela ivičnog D flipflopa sa okidanjem na opadajuću ivicu date su na slici 11.25. (b) D C Q n+1 Q n+1 Q n Q n+1 D C 0 0 1 0 0 0 1 1 0 0 1 1 × 0 Q n Q n 1 0 0 × 1 Q n Q n 1 1 1 (a) (b) Slika 11.25: a) Funkcionalna i b) eksitaciona tabela ivičnog D flipflopa sa okidanjem na opadajuću ivicu. 118
11.7 Multivibratorska kola Multivibratorska kola imaju jedno ili dva stanja u kojima se mogu zadržati samo tačno određeno vreme. Takva stanja se nazivaju kvazistabilna stanja. Monostabilni multivibratori imaju jedno stabilno stanje u kome ostaju sve dok pod dejstvom spoljašnje pobude ne pređu u kvazistabilno stanje. Pošto protekne izvesno vreme, određeno parametrima kola, monostabilno kolo se vraća u stabilno stanje. Tipična primena monostabilnih multivibratora je generisanje impulsa tačno definisanog trajanja. Astabilni multivibratori (relaksacioni oscilatori) nemaju nijedno stabilno stanje, već se dva kvazistabilna stanja naizmenično smenjuju. Tipična primena astabilnih multivibratora je generisanje periodične povorke impulsa čiji su parametri određeni izborom elemenata kola. Takva periodična povorka impulsa se u sinhronim digitalnim sistemima koristi kao takt signal. 11.7.1 Monostabilni multivibrator Monostabilni multivibrator sa CMOS logičkim kolima, čija je šema prikazana na slici 11.26a, koristi NILI kola kao aktivne elemente. Radi kompletnosti i jednostavnije analize rada kola, na slici 11.26b je prikazana uprošćena struktura logičkog CMOS NILI kola sa zaštitnim diodama na ulazu. Zaštitne diode, koje u normalnom radu logičkih kola nikada ne provode, u slučajevima kada se logička kola primenjuju u impulsnim generatorima imaju važnu ulogu u određivanju trajanja generisanih impulsa. V u V i1 V DD R C V x V i2 V V u1 u2 V DD V i V V i DD V P V DD V u (a) (b) (c) Slika 11.26: a) Monostabilni miltivibrator sa CMOS NILI kolima, b) uprošćena struktura CMOS NILI kola, c) idealizovana karakteristika prenosa. Da bi se pojednostavilo objašnjenje rada kola, u daljoj analizi će se smatrati da je karakteristika prenosa CMOS NILI kola idealna kao na slici 11.26c. Napon prelaza na karakteristici prenosa označimo sa V P . Kao što je već rečeno, napon prelaza je obično jednak polovini napona napajanja V DD . U stabilnom stanju, pre dovođenja okidnog impulsa, napon na ulazu drugog NILI kola v x jednak je naponu napajanja V DD jer kroz otpornik R ne teče struja. Stoga su naponi − v i2 (0 ) = 0 V , i v i (0 − 1 ) = VDD . Napon na kondenzatoru u stabilnom stanju je v ( 0 − C ) = 0 V . Okidni impuls se dovodi u trenutku t = 0 na slobodni ulaz prvog NILI kola. Ovaj skok + napona na ulazu izaziva nagli pad napona na izlazu prvog NILI kola pa je v i1 (0 ) = 0 V . U ovoj analizi je zanemareno kašnjenje kroz logička kola, s obzirom da je znatno kraće od vremenskih intervala koji će u analizi biti od interesa. Kako se napon na kondenzatoru ne može trenutno 119
- Page 71 and 72: gde se re = vbe ib = 1 gm naziva em
- Page 73 and 74: R V = V , R = R R B2 B1 B2 BB CC B
- Page 75 and 76: V CC v s R B1 R E vi R s1 C + R B2
- Page 77 and 78: Sa slike 8.13 se posle kraćeg izra
- Page 79 and 80: minimalne dimenzije su ispod 1 μm,
- Page 81 and 82: με W W i = ( v − V ) = k ( v
- Page 83 and 84: G v GS + S k n (W/L)(v GS -V t ) 2
- Page 85 and 86: 9.6 Osnovna pojačavačka kola sa N
- Page 87 and 88: Posle zamene MOS tranzistora modelo
- Page 89 and 90: ⎛W ⎞ V −V I k V V I ⎝ ⎠ 1
- Page 91 and 92: gde je V A napon koji određuje nag
- Page 93 and 94: Zato se u integrisanoj tehnici uvek
- Page 95 and 96: 10.5 Primene operacionog pojačava
- Page 97 and 98: samo po tome što ima više ulaza.
- Page 99 and 100: Dakle, izlazni napon je srazmeran p
- Page 101 and 102: V(1) Logička jedinica Prelazna zon
- Page 103 and 104: A Y 0 1 1 0 A Y Slika 11.4 Kombinac
- Page 105 and 106: 11.2.5 NI operacija Već je rečeno
- Page 107 and 108: logičkog zbira promenljivih, reč
- Page 109 and 110: Sa sl. 11.11 može se uočiti da je
- Page 111 and 112: se obično uzima da se kolo pri def
- Page 113 and 114: 11.4.1 Karakteristika prenosa Za od
- Page 115 and 116: Dakle, margine šuma su iste, što
- Page 117 and 118: gde je I DDmax maksimalna nekapacit
- Page 119 and 120: nalazi u prelaznoj zoni karakterist
- Page 121: Dakle, promena stanja SR leč kola
- Page 125 and 126: kondenzatoru ne može trenutno prom
- Page 127 and 128: Vi1 V DD Vi2 V DD t Vx VDD V T t t
- Page 129 and 130: ako je v u > Vi onda je K i = 1. Na
- Page 131 and 132: Prilikom procesa upisa, bit linije
11.7 Multivibratorska kola<br />
Multivibratorska kola imaju jedno ili dva stanja u kojima se mogu zadržati samo tačno<br />
određeno vreme. Takva stanja se nazivaju kvazistabilna stanja.<br />
Monostabilni multivibratori imaju jedno stabilno stanje u kome ostaju sve dok pod<br />
dejstvom spoljašnje pobude ne pređu u kvazistabilno stanje. Pošto protekne izvesno vreme,<br />
određeno parametrima kola, monostabilno kolo se vraća u stabilno stanje. Tipična primena<br />
monostabilnih multivibratora je generisanje impulsa tačno definisanog trajanja.<br />
Astabilni multivibratori (relaksacioni oscilatori) nemaju nijedno stabilno stanje, već se<br />
dva kvazistabilna stanja naizmenično smenjuju. Tipična primena astabilnih multivibratora je<br />
generisanje periodične povorke impulsa čiji su parametri određeni izborom elemenata kola.<br />
Takva periodična povorka impulsa se u sinhronim digitalnim sistemima koristi kao takt signal.<br />
11.7.1 Monostabilni multivibrator<br />
Monostabilni multivibrator sa CMOS logičkim kolima, čija je šema prikazana na slici<br />
11.26a, koristi NILI kola kao aktivne elemente. Radi kompletnosti i jednostavnije analize rada<br />
kola, na slici 11.26b je prikazana uprošćena struktura logičkog CMOS NILI kola sa zaštitnim<br />
diodama na ulazu. Zaštitne diode, koje u normalnom radu logičkih kola nikada ne provode, u<br />
slučajevima kada se logička kola primenjuju u impulsnim generatorima imaju važnu ulogu u<br />
određivanju trajanja generisanih impulsa.<br />
V<br />
u<br />
V<br />
i1<br />
V<br />
DD<br />
R<br />
C<br />
V<br />
x<br />
V<br />
i2<br />
V<br />
V<br />
u1<br />
u2<br />
V<br />
DD<br />
V<br />
i<br />
V<br />
V<br />
i<br />
DD<br />
V<br />
P<br />
V<br />
DD<br />
V<br />
u<br />
(a) (b) (c)<br />
Slika 11.26: a) Monostabilni miltivibrator sa CMOS NILI kolima, b) uprošćena<br />
struktura CMOS NILI kola, c) idealizovana karakteristika prenosa.<br />
Da bi se pojednostavilo objašnjenje rada kola, u daljoj analizi će se smatrati da je<br />
karakteristika prenosa CMOS NILI kola idealna kao na slici 11.26c. Napon prelaza na<br />
karakteristici prenosa označimo sa V P<br />
. Kao što je već rečeno, napon prelaza je obično jednak<br />
polovini napona napajanja V<br />
DD<br />
.<br />
U stabilnom stanju, pre dovođenja okidnog impulsa, napon na ulazu drugog NILI kola v<br />
x<br />
jednak je naponu napajanja V DD<br />
jer kroz otpornik R ne teče struja. Stoga su naponi<br />
−<br />
v<br />
i2 (0 ) = 0 V , i v<br />
i<br />
(0 − 1<br />
) = VDD<br />
. Napon na kondenzatoru u stabilnom stanju je v ( 0<br />
−<br />
C<br />
) = 0 V .<br />
Okidni impuls se dovodi u trenutku t = 0 na slobodni ulaz prvog NILI kola. Ovaj skok<br />
+<br />
napona na ulazu izaziva nagli pad napona na izlazu prvog NILI kola pa je v<br />
i1 (0 ) = 0 V . U ovoj<br />
analizi je zanemareno kašnjenje kroz logička kola, s obzirom da je znatno kraće od vremenskih<br />
intervala koji će u analizi biti od interesa. Kako se napon na kondenzatoru ne može trenutno<br />
119
Change language