Osnovi elektronike
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
U statičkom režimu D leč kola onemogućeno je pojavljivanje nedozvoljene kombinacije<br />
ulaznih signala S = R = 0 , ali problem nestabilnosti nije u potpunosti rešen. Naime, kada je<br />
C = 1, a ulazni signal D se menja sa nule na jedinicu, u kratkom vremenskom intervalu,<br />
jednakom kašnjenju kroz invertor, pojavljuje se kombinacija S = R = 0 . Ako se u tom intervalu<br />
promeni vrednost signala C sa jedinice na nulu, zamrznuta vrednost izlaza biće nedefinisana.<br />
Radi obezbeđenja pouzdanog rada D leč kola, u praksi se zahteva da signal na ulazu D bude<br />
stabilan za vreme t su<br />
(engl. setup time) pre opadanja signala dozvole C sa jedinice na nulu.<br />
11.6.3 D flipflop<br />
SR leč kola mogu menjati stanje na izlazu u bilo kom vremenskom trenutku, dok je kod<br />
D leč kola kola promena stanja na izlazu moguća u bilo kom trenutku kada je signal dozvole<br />
aktivan. Kod kola sa povratnom spregom to može stvoriti velike probleme, pa se zbog toga<br />
koriste bistabilna kola kod kojih se promena stanja na izlazu (okidanje) može vršiti samo<br />
prilikom promene logičkog stanja ulaza na koji se dovodi takt. Takvi bistabilni elementi se<br />
nazivaju flipflopovi. U praksi se sreću dva načina okidanja flipflopa: impulsni (okidanje se vrši<br />
celim pozitivnim ili negativnim takt impulsom), i ivični (okidanje se vrši sinhrono sa rastućom ili<br />
opadajućom ivicom signala takta). U savremenim digitalnim kolima mnogo više se koristi ivični<br />
način okidanja, pa će u daljem tekstu biti opisano kolo D flipflopa sa ivičnim okidanjem<br />
prikazano na slici 11.24a. U grafičkom simbolu na slici 11.24b ivično okidanje je označeno<br />
trouglom kod takt ulaza C, a kružić kod takt ulaza označava okidanje na opadajuću ivicu takta.<br />
D<br />
S<br />
Q<br />
Q<br />
D<br />
Q<br />
C<br />
R<br />
Q<br />
Q<br />
C<br />
Q<br />
(a)<br />
Slika 11.24: Ivični D flipflop sa okidanjem na opadajuću ivicu: a) Šema kola, b) Grafički simbol<br />
Kada je takt signal u kolu sa slike 11.24a na visokom nivou, stanje na izlazima NI kola iz<br />
prvog stepena određeno je stanjem na D ulazu. Međutim, drugi nivo logičkih kola blokiran je<br />
visokim nivoom takt signala, tako da su na ulazima S i R u SR leč kolo logičke jedinice, koje ga<br />
drže u zatečenom stanju. Kada takt signal prelazi sa logičke jedinice na logičku nulu blokiraju se<br />
ulazi NI kola, ali se stanje na izlazima NI kola ne menja sve dok ne prođe vreme propagacije<br />
signala kroz NI kola t p<br />
. Kako se istovremeno sa blokiranjem NI kola aktiviraju ILI kola iz<br />
drugog stepena, na jednom od ulaza S ili R pojaviće se kratak negativan impuls trajanja t p<br />
koji<br />
će postaviti SR leč u željeno stanje određeno D ulazom. Posle toga, zbog niskog nivoa takt<br />
signala, NI kola ostaju blokirana i stanje flipflopa se ne može promeniti. Funkcionalna i<br />
eksitaciona tabela ivičnog D flipflopa sa okidanjem na opadajuću ivicu date su na slici 11.25.<br />
(b)<br />
D C Q n+1 Q n+1 Q n Q n+1 D C<br />
0 0 1 0 0 0<br />
1 1 0 0 1 1<br />
× 0 Q n Q n<br />
1 0 0<br />
× 1 Q n Q n<br />
1 1 1<br />
(a)<br />
(b)<br />
Slika 11.25: a) Funkcionalna i b) eksitaciona tabela ivičnog D flipflopa sa okidanjem na opadajuću ivicu.<br />
118
Change language