Osnovi elektronike

More documents

Recommendations

Info

11.4.2 Dinamičke karakteristike Tačna analiza dinamičkih karakteristika CMOS invertora može se izvesti samo uz pomoć računarskih programa. Za aproksimativnu analizu potrebno je uvesti i određene uprošćavajuće pretpostavke. Pored već uobičajene pretpostavke o uparenosti NMOS i PMOS tranzistora, često se koristi i pretpostavka o koncentrisanju svih kapacitivnosti u izlazni čvor. Kod savremenih CMOS kola, kod kojih je uobičajeno Vt = 0. 2V DD , vreme kašnjenja opadajuće ivice izlaznog signala je dato izrazom: t pHL 0.8C = T ⎛W ⎞ kn⎜ ⎟ V ⎝ L ⎠ N DD (11.56) gde je C T ukupna parazitna kapacitivnost na izlazu. Vreme kašnjenja rastuće ivice izlaznog signala je dato sličnim izrazom: t pLH = k p 0.8C T ⎛W ⎞ ⎜ ⎟ V ⎝ L ⎠ P DD (11.57) Ako su tranzistori upareni, vremena kašnjenja rastuće i opadajuće ivice su ista. 11.4.3 Disipacija CMOS kola Kod CMOS invertora, kao i kod složenijih CMOS kola, postoje četiri uzroka za disipaciju kola. To su: struja curenja, kapacitivnost opterećenja, interne kapacitivnosti i prelazna stanja. Dispacija usled struje curenja predstavlja statičku disipaciju koja je ustvari proizvod napona napajanja V DD i struje curenja. Statička disipacija CMOS kola je reda μW. Mnogo važnija su ostala tri uzroka disipacije koji se javljaju samo prilikom promene logičkih stanja i koji su poznati pod zajedničkim nazivom dinamička disipacija. Kada se invertor koji je opterećen kapacitivnim opterećenjem C p pobuđuje povorkom impulsa sa jednakim trajanjem impulsa i pauze, energija koja se predaje kondenzatoru u toku jedne poluperiode, a zatim disipira na tranzistoru iznosi C 2 2 . Srednja disipacija CMOS invertora je onda: p V DD P = fCV (11.58) 2 D1 p DD Postojanje parazitnih kapacitivnosti samih tranzistora takođe izaziva potrošnju energije tokom promene stanja, koja se može opisati istim izrazom kao za P D1 ako se C p zameni sa parazitnim kapacitetom C T : P = fCV (11.59) 2 D2 T DD Najteže je analitički opisati disipaciju CMOS kola kada CMOS kolo prelazi iz jednog stanja u drugo, a radna tačka prolazi kroz oblast u kojoj su oba tranzistora provodna. Disipacija CMOS kola usled prelaznog režima je približno data izrazom: P = 0.5 f( V − 2 V ) I ( t + t ) (11.60) D3 DD T DDmax LH HL 112
gde je I DDmax maksimalna nekapacitivna struja tokom promene stanja. Pošto sva tri izraza za dinamičku disipaciju pokazuju linearnu zavisnost disipacije od učestanosti f, u praksi je uobičajeno da se dinamička disipacija prikazuje izrazom: P = f( C + C ) V (11.61) 2 D p pD DD gde je C pD ekvivalentna kapacitivnost, kojom se aproksimiraju teško merljivi uticaji dispacije usled parazitnih kapacitivnosti i promene stanja. Iz prethodnih izraza sledi: C = C + 0.5( V − 2 V ) I ( t + t ) V (11.62) 2 pD T DD T DD max LH HL DD Kapacitivnost C pD se obično određuje eksperimentalno, merenjem disipacije kola bez opterećenja. Interesantno je da se metod izražavanja dinamičke disipacije pomoću izraza za P D može generalizovati i primenjivati čak kod vrlo složenih CMOS kola. Tipične vrednosti kapacitivnosti C pD su reda 10 - 30 pF, što zavisi od složenosti i karakteristika CMOS kola. Tipična vrednost proizvoda snage i kašnjenja CMOS kola niskog stepena integracije je oko 10 pJ. Interesantno je primetiti da kod CMOS kola parametar PDP linearno zavisi od učestanosti promena logičkih stanja. Kod složenih logičkih mreža samo mali broj logičkih kola menja stanje u jednom takt ciklusu. Uzimajući ovu činjenicu u obzir, može se zaključiti da CMOS kola visokog stepena integracije imaju znatno manju prosečnu disipaciju po logičkom kolu. Kod CMOS kola u VLSI tehnici, parametar PDP može biti i manji od 1 pJ čak i pri učestanostima od nekoliko desetina MHz. 11.5 Logička kola sa MOS tranzistorima CMOS logička kola dobijaju se proširivanjem osnovnog invertorskog kola sa slike 11.13. Na slici 11.16 su prikazana su CMOS NILI i NI kola sa dva ulaza. NILI kolo dobijeno je dodavanjem paralelnog n-kanalnog tranzistora T 3 i serijskog p-kanalnog tranzistora T 4 . Za svaki dodatni ulaz dodaju se dva komplementarna tranzistora. Formiranje NI kola je dualan proces. Za svaki ulazni priključak dodaje se serijski n-kanalni tranzistor i paralelni p-kanalni tranzistor. VDD VDD W/L = 10 W/L = 5 W/L = 5 W/L = 10 F A W/L = 4 F A B W/L = 2 W/L = 2 B W/L = 4 (a) (b) Slika 11.16 CMOS logička kola: a) NILI kolo, b) NI kolo. Rad kola sa slike 11.16 je jednostavno objasniti. Izlaz NILI kola biće na visokom nivou samo ako su oba ulaza na niskom nivou. Dakle, imamo: 113
Page 1 and 2:
Dr Miodrag Popović Osnovi elektron
Page 3 and 4:
6. OSNOVI FIZIKE POLUPROVODNIKA....
Page 5 and 6:
1. Uvod Savremeni tehnološki probl
Page 7 and 8:
projektovanja. Već dvadesetak godi
Page 9 and 10:
na izolator ostaje nepokretno i naz
Page 11 and 12:
2.7 Energija i snaga Energija je va
Page 13 and 14:
1 i = v R i predstavljeni simbolima
Page 15 and 16:
Equation Section (Next) 3. Kola sa
Page 17 and 18:
3.3 Prvi (strujni) Kirhofov zakon N
Page 19 and 20:
I = GV + GV + + G V = ( G + G + +
Page 21 and 22:
3.7 Sistem jednačina napona čvoro
Page 23 and 24:
serijski vezanim otpornikom R, onda
Page 25 and 26:
Equation Section (Next) 4. Kola sa
Page 27 and 28:
+ i(t) v(t) L - Slika 4.2: Simbol k
Page 29 and 30:
Iz jednačine koja daje prirodno re
Page 31 and 32:
+ i s (t) R L C v(t) - - + v s (t)
Page 33 and 34:
3. α
Page 35 and 36:
Iz uslova periodičnosti: ω T = 2
Page 37 and 38:
j( ω+φ t ) jφ jωt xt () = XM co
Page 39 and 40:
strujama, kada se koristi fazorska
Page 41 and 42:
R −X G = , B= R + X R + X 2 2 2 2
Page 43 and 44:
Na isti način se polazeći od jedn
Page 45 and 46:
Posmatrajmo sada dve paralelno veza
Page 47 and 48:
5.8 Sistem jednačina napona čvoro
Page 49 and 50:
naziva se ulazna impedansa kola. 1
Page 51 and 52:
U matematičkoj teoriji Furijeovih
Page 53 and 54:
Equation Section 6 6. Osnovi fizike
Page 55 and 56:
nepopunjen zabranjen nepopunjen pop
Page 57 and 58:
silicijum se naziva n-tip silicijum
Page 59 and 60:
7. pn spoj Ako se napravi bliski ko
Page 61 and 62:
gde je K konstanta koja zavisi od g
Page 63 and 64:
Ova relacija je nelinearna i često
Page 65 and 66: 7.6 Radna tačka diode Posmatrajmo
Page 67 and 68: 8. Bipolarni tranzistor 8.1 Struktu
Page 69 and 70: I = I + I ≈ I , jer je I
Page 71 and 72: gde se re = vbe ib = 1 gm naziva em
Page 73 and 74: R V = V , R = R R B2 B1 B2 BB CC B
Page 75 and 76: V CC v s R B1 R E vi R s1 C + R B2
Page 77 and 78: Sa slike 8.13 se posle kraćeg izra
Page 79 and 80: minimalne dimenzije su ispod 1 μm,
Page 81 and 82: με W W i = ( v − V ) = k ( v
Page 83 and 84: G v GS + S k n (W/L)(v GS -V t ) 2
Page 85 and 86: 9.6 Osnovna pojačavačka kola sa N
Page 87 and 88: Posle zamene MOS tranzistora modelo
Page 89 and 90: ⎛W ⎞ V −V I k V V I ⎝ ⎠ 1
Page 91 and 92: gde je V A napon koji određuje nag
Page 93 and 94: Zato se u integrisanoj tehnici uvek
Page 95 and 96: 10.5 Primene operacionog pojačava
Page 97 and 98: samo po tome što ima više ulaza.
Page 99 and 100: Dakle, izlazni napon je srazmeran p
Page 101 and 102: V(1) Logička jedinica Prelazna zon
Page 103 and 104: A Y 0 1 1 0 A Y Slika 11.4 Kombinac
Page 105 and 106: 11.2.5 NI operacija Već je rečeno
Page 107 and 108: logičkog zbira promenljivih, reč
Page 109 and 110: Sa sl. 11.11 može se uočiti da je
Page 111 and 112: se obično uzima da se kolo pri def
Page 113 and 114: 11.4.1 Karakteristika prenosa Za od
Page 115: Dakle, margine šuma su iste, što
Page 119 and 120: nalazi u prelaznoj zoni karakterist
Page 121 and 122: Dakle, promena stanja SR leč kola
Page 123 and 124: 11.7 Multivibratorska kola Multivib
Page 125 and 126: kondenzatoru ne može trenutno prom
Page 127 and 128: Vi1 V DD Vi2 V DD t Vx VDD V T t t
Page 129 and 130: ako je v u > Vi onda je K i = 1. Na
Page 131 and 132: Prilikom procesa upisa, bit linije
show all

Osnovi elektronike

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?