Osnovi elektronike
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
Kada je na ulazu nizak napon, NMOS tranzistor ne može da provodi jer je<br />
V<br />
ul<br />
= VGSN<br />
< VtN<br />
, a PMOS tranzistor provodi u linearnom režimu jer je V<br />
GSP<br />
= Vul<br />
−VDD<br />
> VtP<br />
.<br />
Struja PMOS tranzistora je vrlo mala, jer je jednaka sa strujom curenja zakočenog NMOS<br />
tranzistora, pa je izlazni napon je praktično jednak naponu napajanja. Dakle, napon logičke<br />
jedinice na izlazu CMOS invertora je:<br />
V<br />
OH<br />
= V<br />
(11.29)<br />
DD<br />
Kada je na ulazu visok napon, blizak naponu napajanja, NMOS tranzistor provodi u<br />
linearnom režimu, jer je V = V > V , a PMOS tranzistor je zakočen, jer je<br />
ul<br />
GSN<br />
tN<br />
V<br />
GSP<br />
= Vul<br />
−VDD<br />
< VtP<br />
. Struja kroz invertor je mala, a izlazni napon je praktično nula (tipično<br />
manji od 10 mV). Dakle, napon logičke nule na izlazu CMOS invertora je:<br />
V = 0 V<br />
(11.30)<br />
OL<br />
Pošto je u oba logička stanja jedan od tranzistora zakočen, struja izvora za napajanje u<br />
stabilnim logičkim stanjima je infinitezimalno mala. Zbog toga je statička disipacija CMOS<br />
invertora reda nekoliko nW. I pored izuzetno male statičke radne struje, CMOS invertor ima<br />
značajan izlazni strujni kapacitet jer provodni tranzistor može da primi ili da preda znatnu struju<br />
otpornom ili kapacitivnom opterećenju vezanom na izlaz. To znači da će faktor grananja na<br />
izlazu biti veliki i da će dinamičke karakteristike biti dobre.<br />
r DSP<br />
V DD<br />
S P<br />
v i<br />
S N<br />
r DSN<br />
Slika 11.14 Modelovanje CMOS invertora sa dva komplementarna prekidača.<br />
Rad invertora se može najprostije objasniti kolom sa dva prekidača, koji se naizmenično<br />
uključuju i isključuju, kao što je to prikazano na slici 11.14. Kao što se vidi, svaki tranzistor je<br />
modelovan malim ali konačnim otpornikom, čija je otpornost jednaka otpornosti sors-drejn<br />
odgovarajućeg tranzistora, koja je izračunata za rad u linearnom režimu pri naponu | v<br />
DS<br />
| ≈ 0 ,<br />
odnosno:<br />
r<br />
DSN<br />
1<br />
=<br />
WN<br />
2 kn ( VDD −VtN)<br />
L<br />
N<br />
(11.31)<br />
r<br />
DSP<br />
1<br />
=<br />
WP<br />
2 kp ( VDD −VtP)<br />
L<br />
P<br />
(11.32)<br />
108