EDX-005 ユーザーズマニュアル 初版 - HDL:ヒューマンデータ

EDX-005
EDX-005 ユーザーズマニュアル
初 版
ヒューマンデータ

目 次
はじめに ................................................................................................................................................... 1
ご 注 意 ..................................................................................................................................................................... 1
1. 製 品 の 内 容 について......................................................................................................................
2
2. 仕 様 ...................................................................................................................................................... 2
3. 製 品 説 明 ............................................................................................................................................ 3
3.1. 各 部 の 名 称 .................................................................................................................................................. 3
3.2. ブロック 図 ...................................................................................................................................................... 3
3.3. 開 発 環 境 ....................................................................................................................................................... 4
3.4. ダウンロードケーブル................................................................................................................................
4
3.5. クロック...........................................................................................................................................................
4
3.6. 電 源 ................................................................................................................................................................ 4
3.7. FPGA へコンフィギュレーション
............................................................................................................... 4
3.8. JTAG コネクタ...............................................................................................................................................
5
4. FPGA ピン 割 付 表 ............................................................................................................................. 6
4.1. オンボードクロック ...................................................................................................................................... 6
4.2. 外 部 クロック..................................................................................................................................................
6
4.3. USB 通 信 ....................................................................................................................................................... 6
4.4. CNA .................................................................................................................................................................7
4.5. CNB .................................................................................................................................................................8
5. ドライバのインストール
インストール..................................................................................................................
9
5.1. USB ドライバのインストール
インストール.....................................................................................................................
9
5.2. USB ドライバのアンインストール
..........................................................................................................12
6. 各 種 ジャンパ 設 定 .........................................................................................................................13
6.1. 電 源 供 給 設 定 (JP
JP4) ) .................................................................................................................................13
6.2. コンフィギュレーションモード 設 定 (JP
JP5)..............................................................................................
)..............................................................................................13
7.ディップスイッチ
ディップスイッチの 説 明 ................................................................................................................14
7.1. USB から FPGA へコンフィギュレーション
コンフィギュレーション..........................................................................................
..........................................................................................15
8. インシステムフラッシュメモリへの
書暯 込 み .............................................................................16
8.1. インシステム Flash プログラミングファイルの 作 成 .........................................................................16
8.2. インシステムフ Flash への 書暯 込 み........................................................................................................
........................................................................................................20
8.3. インシステム Flash の Erase..................................................................................................................
..................................................................................................................21
9. 付 属 CD-ROM
の 内 容 ................................................................................................................22
10. EDX-005
参 考 資 料 について ..................................................................................................22
11. 付 属 資 料 ........................................................................................................................................22
EDX-005 初 版

はじめに
この 度 は、FPGA トレーナ EDX-005 をお 買 い 上 げいただきまして、 誠 にありがとうご
ざいます。
XILINX 社 対 応 FPGA トレーナ EDX-005 は、USB インタフェースをもつPCに 接 続 し、
XILINX 社 の 開 発 ソフト(ISE)などにより 設 計 した 回 路 を、USB 経 由 でコンフィグレーシ
ョンできる 学 習 用 ボードです。
FPGA は、XILINX 社 の 高 性 能 FPGA である、Spartan-3AN を 搭 載 しています。
USB インタフェースに FTDI 社 の FT2232 を 採 用 し、Ach をコンフィグレーション 用 に
Bch をアプリケーション 通 信 用 に 使 用 できます。アプリケーション 通 信 は 仮 想 COM ポ
ートドライバにより 行 うことができます。
EDX-005 は、 専 用 コンフィギュレーションソフト(exe ファイル 1 本曓 )により、bit ファイル
さえあれば、XILINX 社 の 開 発 環 境 をインストールしていなくても FPGA へのコンフィギ
ュレーションが 行 えますので、 検 査 治 具 などにも 便 利 にご 利 用 いただけます。
コンフィギュレーション ROM、 内 部 SPI-ROM
への 書暯 込 みには、XILINX
社 対 応 ダウン
ロードケーブルが 別 途 必 要 になります。
ご 注 意
禁 止
注 意
1 本曓 製 品 には、 民 生 用 の 一 般 電 子 部 品 が 使 用 されています。
宇 宙 、 航 空 、 医 療 、 原 子 力 等 、 各 種 安 全 装 置 など 人 命 、 事 故 にかかわる
特 別 な 品 質 、 信 頼 性 が 要 求 される 用 途 でのご 使 用 はご 遠 慮 ください。
2 水 中 、 高 湿 度 の 場 所 での 使 用 はご 遠 慮 ください。
3 腐 食颂 性 ガス、 可 燃 性 ガス 等 引 火 性 のガスのあるところでの
使 用 はご 遠 慮 ください。
4 基 板朋 表 面 に 他 の 金 属 が 接 触 した 状 態 で 電 源 を 入 れないでください。
5 定 格 を 越 える 電 源 を 加 えないでください。
6 本曓 書暯 の 内 容 は、 改 良 のため 将 来曹 予 告 なしに 変 更暬 することがありますので、
ご 了 承 願 います。
7 本曓 書暯 の 内 容 については 万 全 の 記 して 作 成 しましたが、 万 一 誤 りなど、お 気
づきの 点 がございましたら、ご 連 絡 をお 願 いいたします。
8 本曓 製 品 の 運 用 の 結 果 につきましては、7. 項 にかかわらず 当 社 は 責 任 を 負
いかねますので、ご 了 承 願 います。
9 本曓 書暯 に 記 載 されている 使 用 と 異 なる 使 用 をされ、あるいは 本曓 書暯 に 記 載 され
ていない 使 用 をされた 場 合 の 結 果 については、 当 社 は 責 任 を 負 いません。
10 本曓 書暯 および、 回 路 図 、サンプル 回 路 などを 無 断 で 複 写 、 引 用 、 配 布 すること
はお 断 りいたします。
11 発 煙 や 発 火 、 異 常 な 発 熱 があった 場 合 はすぐに 電 源 を 切 ってください。
12 ノイズの 多 い 環 境 での 動 作 は 保 障 しかねますのでご 了 承 ください。
13 静 電 気 にご 注 意 ください。
EDX-005 初 版
1

1. 製 品 の 内 容 について
本曓 パッケージには、 以 下 のものが 含 まれています。 万 一 、 不 足 などがございましたら、
弊 社 宛 にご 連 絡 ください。
FPGA トレーナ EDX-005 1
付 属 品 1
USB ケーブル 1
付 属 CD 1
マニュアル( 本曓 書暯 ) 1
ユーザ 登 録 はがき 1
2. 仕 様
製 品 型 番
搭 載 FPGA
電 源
EDX-005
XC3S200AN-4FTG256C
DC 5V
消 費 電 流 N/A ( 詳 細 は FPGA データシートご 参 照 )
外 形 寸 法
重 量
ユーザーI/O
I/O コネクタ
86×54 [mm]
約 30g
75 本曓
66 ピンスルーホール 0.9[mmφ]x2 組 2.54mm ピッチ
プリント 基 板朋 ガラスエポキシ 6 層 基 板朋 1.6t
クロック
オンボード 50MHz 6MHz 外 部 供 給 可 能
コンフィギュレーション 用 リセット 回 路 内 蔵 (240ms TYP)
JTAG コネクタ
ステータス LED
付 属 品
DIP7 ピン ピンヘッダ 2.54mm ピッチ
3 個 (POWER-LED , DONE-LED , AWAKE-LED)
DIP80 ピンヘッダ 2 個 ( 任 意 にカット 可 能 )
USB ケーブル(1.8m)
* 互 換 品 と 変 更暬 になる 場 合 がございます
2 EDX-005 初 版

3. 製 品 説 明
3.1. 各 部 の 名 称
ユーザ I/O(CNB)
AT93C46
USB コネクタ
JTAG
発 振 器 50MHz
ユーザ I/O(CNA)
FPGA
FT2232D
部 品 面
3.2. ブロック 図
EDX-005 初 版
3

3.3. 開 発 環 境
FPGAの 内 部 回 路 設 計 には、 回 路 図 エディタやHDL 入 力 ツール、 論 理 合 成 ツー
ルが 必 要 です。これらの 開 発 ツールは、XILINX 社 が 無 償 配 布 するISEにて 可 能 で
す。 使 用 する 際 には、インターネットによるライセンス 登 録 が 必 要 となります。
3.4. ダウンロードケーブル
FPGA へのコンフィギュレーションには、 専 用 のダウンロードケーブルを 必 要 としま
せん。 添 付 の USB ケーブルをご 使 用 ください。
3.5. クロック
3.6. 電 源
注 意
コンフィギュレーション ROM に ISP する 際 は XILINX 社 対 応 ダウンロードケーブル
が 必 要 です。
クリスタルより 6MHz、 発 振 器 より 50MHzを FPGA に 供 給 します。
電 源 は USB から 5V が 供 給 されます。FPGA の 必 要 とする 3.3V、1.2V はオンボード
レギュレータにより 生 成 されます。
5V は 外 部 から 供 給 することも 可 能 です。(
。(JP
JP4 をオープン
オープンとしてください
としてください)
外 部 から 電 源 を 供 給 する 場 合 5.0V 電 源 は 充 分 安 定 して、 充 分 な 余 裕 のあるものを
ご 用 意 ください。
外 部 から 電 源 を 供 給 する 場 合 は、CNA、CNB から 供 給 してください。
いずれも 5.0V を 超 えることはできません。
詳 しくは FPGA のデータシートや 回 路 図 などを 参 照 してください。また 電 源 の 立 ち 上 が
りは 単 調 増 加 である 必 要 があります。 良 質 の 電 源 を 使 用 するようにしてください。
3.7. FPGA へコンフィギュレーション
FTDI 社 提 供 のダイレクトドライバをインストールすることで、USB 経 由 で FPGA にコ
ンフィギュレーションすることができます。
コンフィギュレーションが 終 了 し、DONE 信 号 が H になると、 赤 色 LED(L
(L4)が 点 灯 し
ます。
4 EDX-005 初 版

3.8. JTAG コネクタ
FPGA へのコンフィギュレーション 及 び
内 部 マスタ SPI Flash モードに 使 用 します。
ピン 配 置 は 次 表 のとおりです。
1 7
CN1
JTAG コネクタ
回 路 図 上 信 号 名
ダウンロードケー
ダウンロードケー
ピン 番 号 ピン 番 号
ブル 信 号 名
ブル 信 号 名
回 路 図 上 信 号 名
XTCK TCK 1 2 GND GND
XTDO TDO 3 4 VCC(3.3V) V33A
XTMS TMS 5 6 - -
- - 7 8 - -
XTDI TDI 9 10 GND GND
弊 社 製 ダウンロードケーブル XC3 や XILINX 社 の 純 正 ケーブルなどを 用 いることが
できます。
使 用 例
ダウンロードケーブル
注 意
ダウンロードケーブルを 接 続 する 場 合 、 誤 差 しなどにご 注 意 ください
EDX-005 初 版
5

4. FPGA ピン 割 付 表
4.1. オンボードクロック
4.2. 外 部 クロック
クロック NET LABEL FPGA ピン#
50MHz GCLK0 D9
50MHz GCLK1 C9
50MHz GCLK2 T7
50MHz GCLK3 T8
6MHz CLK-6M K14,15
コネクタピン NO NET LABEL FPGA ピン#
CNA-65 CLKAP R9,P9
CNA-66 CLKAN N9,P9
CNB-65 CLKBP A8,B8
CNB-66 CLKBN C8,D8
4.3. USB 通 信
NET LABEL 方 向 FPGA ピン#
TXDB IN J16
RXDB OUT K16
RTSB IN H14
CTSB OUT J14
6 EDX-005 初 版

4.4. CNA
BANK NET LABEL FPGA ピン# CNA ピン# FPGA ピン# NET LABEL BANK
3.3V 1 2 3.3V
5V 3 4 5V
GND 5 6 GND
IOA0 G2 7 8 H1 IOA1
IOA2 H3 9 10 J3 IOA3
IOA4 J1 11 12 J2 IOA5
IOA6 K1 13 14 K3 IOA7
GND 15 16 GND
IOA8 N2 17 18 P1 IOA9
IOA10 P2 19 20 R1 IOA11
IOA12 M1 21 22 N1 IOA13
IOA14 L1 23 24 L2 IOA15
GND 25 26 GND
IOA16 K4 27 28 L3 IOA17
IOA18 M3 29 30 L4 IOA19
IOA20 M4 31 32 N3 IOA21
IOA22 J4 33 34 J6 IOA23
GND 35 36 GND
IOA24 N7 37 38 P6 IOA25
IOA26 N8 39 40 P7 IOA27
IOA28 G3 41 42 H4 IOA29
IOA30 H6 43 44 H5 IOA31
GND 45 46 GND
IOA32 T4 47 48 R5 IOA33
IOA34 T5 49 50 T6 IOA35
IOA36 M10 51 52 N10 IOA37
IOA38 P11 53 54 N11 IOA39
GND 55 56 GND
IOA40 P13 57 58 N12 IOA41
IOA42 M13 59 60 M14 IOA43
IOA44 L13 61 62 K13 IOA45
IOA46 M15 63 64 M16 IOA47
IOA48*1
R13 65 66 T13 IOA49*2
*1 抵 抗 アレイ(RM
RM22
22)を 介 して FPGA ピン# R9,P9 (CLKAP
CLKAP) に 接 続
*2 抵 抗 アレイ(RM
RM22
22)を 介 して FPGA ピン# N9,P9 (CLKAN
CLKAN) に 接 続
EDX-005 初 版
7

4.5. CNB
BANK NET LABEL FPGA ピン# CNB ピン# FPGA ピン# NET LABEL BANK
3.3V 1 2 3.3V
5V 3 4 5V
GND 5 6 GND
IOB0 B3 7 8 A3 IOB1
IOB2 B4 9 10 A4 IOB3
IOB4 E2 11 12 E3 IOB5
IOB6 C5 13 14 A5 IOB7
GND 15 16 GND
IOB8 B6 17 18 A6 IOB9
IOB10 F8 19 20 E7 IOB11
IOB12 D7 21 22 C6 IOB13
IOB14 A7 23 24 C7 IOB15
GND 25 26 GND
IOB16 B10 27 28 A10 IOB17
IOB18 E10 29 30 D10 IOB19
IOB20 C11 31 32 A11 IOB21
IOB22 A12 33 34 B12 IOB23
GND 35 36 GND
IOB24 A13 37 38 A14 IOB25
IOB26 D11 39 40 C12 IOB27
IOB28 D13 41 42 C13 IOB29
IOB30 E13 43 44 D14 IOB31
GND 45 46 GND
IOB32 B14 47 48 B15 IOB33
IOB34 C15 49 50 C16 IOB35
IOB36 D15 51 52 D16 IOB37
IOB38 E14 53 54 F13 IOB39
GND 55 56 GND
IOB40 F15 57 58 E16 IOB41
IOB42 G13 59 60 F14 IOB43
IOB44 H13 61 62 G14 IOB45
IOB46 F16 63 64 G16 IOB47
IOB48*3
H15 65 66 H16 IOB49*4
*3 抵 抗 アレイ(RM
RM23
23)を 介 して FPGA ピン# A8,B8 (CLK
CLKBP) に 接 続
*4 抵 抗 アレイ(RM
RM23
23)を 介 して FPGA ピン# C8,D8 (CLKBN
CLKBN) に 接 続
8 EDX-005 初 版

5. ドライバのインストール
インストール
5.1. USB ドライバのインストール
インストール
FPGA へのコンフィギュレーションと、USB の 通 信 実 験餧 の 前 には、FTDI 社 の 提 供 す
るドライバを PC にインストールする 必 要 があります。 本曓 章 で 説 明 するインストール 作
業 が 完 了 後 、FPGA へのコンフィギュレーションが 可 能 になります。
USB コネクタに 付 属 USB ケーブルを 挿 入 すると「 新 しいハードウェア」が 認 識 されま
す。 次 の 手 順 に 従 ってインストール 作 業 を 完 了 してください。
Windows XP を 例 に 作 成 しています。
いいえ、 今 回 は 接 続 しませんにチェック
を 入 れ「 次 へ」をクリックしてください。
「 続 行 」をクリックしてください。
「 一 覧 または 特 定 の 場 所 からインストー
ルする」を 選 択 し「 次 へ」をクリックしてく
ださい。
「 完 了 」をクリックしてください。
付 属 CD 内 の「CDM20406_・・・」を 選 択 し
「 次 へ」をクリックしてください。
いいえ、 今 回 は 接 続 しませんにチェック
を 入 れ「 次 へ」をクリックしてください。
EDX-005 初 版
9

「 一 覧 または 特 定 の 場 所 からインストー
ルする」を 選 択 し「 次 へ」をクリックしてく
ださい。
「 完 了 」をクリックしてください。
付 属 CD 内 の「CDM20406_・・・」を 選 択 し
「 次 へ」をクリックしてください。
いいえ、 今 回 は 接 続 しませんにチェック
を 入 れ「 次 へ」をクリックしてください。
「 続 行 」をクリックしてください。
「 一 覧 または 特 定 の 場 所 からインストー
ルする」を 選 択 し「 次 へ」をクリックしてく
ださい。
10 EDX-005 初 版

付 属 CD 内 の「CDM20406_・・・」を 選 択 し
「 次 へ」をクリックしてください。
「 続 行 」をクリックしてください。
これでドライバの 組 み 込 みが 完 了 し
ました。
デバイスマネージャで 確 認 すると 次
のようになっているはずです。
COM ポートの 番 号 は、お 客 様 の 環 境 に
より 異 なります。COM ポートの 番 号 を 確
認 するためにも、 一 度 ご 確 認 を 御 願 いし
ます。
デバイスマネージャは、マイコンピュー
マイコンピュー
タのプロパティ
プロパティを 選 択 し、ハードウエアタ
ブからデバイスマネージャ
デバイスマネージャのボタン
ボタンをク
リックするか、マイコンピュータ
マイコンピュータの 管 理 か
ら、デバイスマネージャ
デバイスマネージャをクリックするか
のいずれかの 方 法 で 起 動 することがで
きます。
新 しいドライバが 提 供 されたときは、
弊 社 サイトのサポートページの 説 明 に
従 ってください。
「 完 了 」をクリックしてください。
EDX-005 初 版
11

5.2. USB ドライバのアンインストール
インストールした USB ドライバをアンインストールには、PC
と EDX-005
を 接 続 しな
い 状 態 で「スタート
スタート」-「
設 定 」-「コントロールパネル
コントロールパネル」-「
」-「アプリケーション
アプリケーションの 追 加 と 削
除 」から「EDX
EDX-005
HuMANDATA LTD.」を 選 択 し、「 変 更暬 と 削 除 」を 実 行 してください。
「Continue
Continue」をクリックします。
次 のダイアログで「Finish
Finish」をクリックすれば、 終 了 です
12 EDX-005 初 版

6. 各 種 ジャンパ 設 定
6.1. 電 源 供 給 設 定 (JP4)
JP4(ON):USB から 5V 供 給
JP4(OFF):CNA、CNB から 5V 供 給
6.2. コンフィギュレーションモード 設 定 (JP5)
USB から FPGA へコンフィギュレーションを 行 う 際 、JP5 の 設 定 が 必 要 です。
JP5 ――― ターゲット 設 定 用
JP5 コンフィギュレーション 方 法
ON
JTAG
OFF
USB
USB からコンフィギュレーション( 出 荷 時昷 )
JP5 (OFF)
JTAG からコンフィギュレーション
JP5 (ON)
メモ
出 荷 時昷 は USB からコンフィギュレーションの 設 定 になっています。
EDX-005 初 版
13

7.ディップスイッチ
ディップスイッチの 説 明
EDX-005 のディップスイッチ(SW4)は 以 下 のように 割 り 付 けられています。
SW を ON で Low に 固 定 されます。
番 号 S1 S2 S3 S4 S5 S6 S7 S8
記 号 X_PROG X_M0 X_M1 X_M2 VS2 VS1 VS0 X_SUSPEND
出 荷 時昷 OFF OFF OFF OFF OFF OFF OFF ON
説 明 モードセレクトピン SPI コンフィギュレーションモード SUSPEND モード 設 定
内 部 マスタ SPI マスタシリアル マスタ SPI マスタ BPIUP JTAG
M[2..0]モードピンの 設 定
S1 : ターゲット 設 定
OFF: JTAG(FPGA)
ON : SPI-ROM
S2、S3、S4 : モードセレクトピン
上 記 を 参 照 し 各 コンフィギュレーションモードを 設 定 してください。
S5、6、7 : SPI コンフィギュレーションモード
EDX-005 は M25P80 を 使 用 のため OFF 固 定 。(オプション)
S8 : SUSPEND モード 設 定
詳 しくは Spartan3-AN のデータシートをご 覧 ください。
14 EDX-005 初 版

7.1. USB から FPGA へコンフィギュレーション
付 属 CD 内 にある「BitCfg2.exe」を 起 動 させると 次 のウィンドウが 表 示 されます。
作 成 した「bit ファイル」を 選 択
bit ファイルを 選 択 し、Download をクリックします。
bit ファイルのダウンロード
FPGA 内 部 回 路 の 消 去
「success」の 表 示 にて DONE 信 号 の「High」を 確 認 できます
コンフィグレーション 時昷 間
EDX-005 初 版
15

8. インシステムフラッシュメモリへの
書暯 込 み
8.1. インシステム Flash プログラミングファイルの 作 成
この 手 順 は、iMPACT を 使 用 して、 単 体 のビットストリームをインシステムFlashにプ
ログラムする 場 合 は 不 要 です。
PROM File Formatterをダブルクリックしてください。
次 に、 下 図 のようにチェックを 入 れ、File Name と Location( 保 存 先 )を 指 定 し Next>
ext>をク
リックします。
16 EDX-005 初 版

次 に[xc3a200an]を 選 択 し Next>
ext>をクリックします。
次 に[Bitstream1]にチェックを 入 れ、Next>
ext>をクリックします。
EDX-005 初 版
17

Finish
inishをクリックします。
OKをクリックします。
次 に、 作 成 した bit ファイルを 選 択 します。
18 EDX-005 初 版

OK をクリックします。
次 に、 作 成 した bit ファイルを 選 択 します。
OK をクリックします。
次 に、iMPACT Processes のタブにある[Generate File…]をダブルクリックします。 下
記 のように[PROM File Generation Succeeded]と 表 記 されれば 完 了 です。
EDX-005 初 版
19

8.2. インシステム Flash への 書暯 込 み
EDX-005 にはインシステム Flash が 使 用 可 能 です。
インシステムFlashに 書暯 込 みする 場 合 、ディップスイッチの 設 定 が 必 要 です。ディップス
イッチを 下 記 のように 設 定 し iMPACT から 書暯 込 みを 行 ってください。
S1 S2 S3 S4 S5 S6 S7 S8
ON ■ ■
OFF ■ ■ ■ ■ ■ ■
FPGA へのコンフィギュレーションは iMPACT により 行 います。
iMPACT を 起 動 し[File]-[Initialize Chain]をクリックすると、FPGA が 認 識 されます。
FGA に 対 して 6.1 項 で 作 成 した mcs ファイルを 割 り 付 けてください。
デバイスのアイコン 上 で 右 クリックをし、[Program
[Program…]をクリックします。
書暯 込 みが 成 功 すると、[Program Succeeded]と 表 記 されます。
20 EDX-005 初 版

8.3. インシステム Flash の Erase
デバイスのアイコン 上 で 右 クリックをし、[Erase
[Erase…]をクリックします。
Erase が 成 功 すると[Erase Succeeded]と 表 記 されます。
EDX-005 初 版
21

9. 付 属 CD-ROM の 内 容
「BitCfg21」
FPGA コンフィグレーションのためのソフトウェア
Visual C++ のソースコード
「DirectDriver」
USB ドライバ (FTDI 社 ダイレクトドライバ)
「EDX-005」
「Document」
EDX-005 ユーザーマニュアル(カラー)
EDX-005 回 路 図
最暷 新 のデータシートは、 各 社 のホームページからダウンロードしてください。
XILINX 社 のホームページhttp://www.XILINX.com/
FTDI 社 のホームページhttp://www.ftdichip.com/
10. EDX-005 参 考 資 料 について
11. 付 属 資 料
追 加 資 料 や 参 考 資 料 がつくられた 場 合 は
製 品 サポートページ
http://www.hdl.co.jp/support_c.html
にデータをアップロードすることにいたします。
拡 張 子 “.exe”のときは、 自 己 解 凍 ファイルといたします。
ときどきチェックしていただき 必 要 に 応 じてご 利 用 くださいませ。
1. 基 板朋 回 路 図 ( 別 紙 )
2. 基 板朋 外 形 図
22 EDX-005 初 版

2.54
φ0.9
CHK
4-φ3
JTAGコネクタ
USB-Bコネクタ
DWG
UNIT
SIZE
TITLE
DWG NO
REV
A
MAX3
1.6t
11
54
50.8
38
2.54
7.1
82
86
ジャンパピン 2.54ピッチ
EDX-005 外 形 寸 法 図
G-EDX-005

Spartan-3AN FPGA トレーナ
EDX-005
ユーザーズマニュアル
2008/05/28 初 版
有暼 限 会 社 ヒューマンデータ
〒567-0034
大 阪 府 茨 木曐 市 中 穂 積 1-2-10
ジブラルタ 生 命 茨 木曐 ビル
TEL 072-620-2002
FAX 072-620-2003
URL
http://www.hdl.co.jp