Kompendium i Datorteknik

More documents

Recommendations

Info

18 KAPITEL 3. MINNESARKITEKTURERhierarkin man kommer desto:1. lägre kostnad per lagrad bit.2. större kapacitet.3. större åtkomsttid.4. lägre åtkomstfrekvens.De tre första kriterierna uppfylls direkt genom de respektive minnenas natur i dessafrågor. Det fjärde kriteriet motsvarar den tidigare nämnda åtkomstlokaliteten (localityof access).3.3 Cache-minnenEn nackdel med stora minnen är att de tenderar att bli långsammare än små minnen.Detta uppkommer på grund av två primära faktorer. Den första anledningen är att storaminnen alltid realiseras som DRAM istället för SRAM. Den andra anledningen äratt ett större minne kräver mer komplicerade kringkretsar för att göra läsningar ochskrivningar möjliga vilket ytterligare drar ner hastigheten på minnet.På 1970-talet gjordes ett antal undersökningar av minnesåtkomster i program därslutsatsen var att det är en stor grad av lokalitet i minnesaccesserna, alltså att programmentenderar att läsa upprepade gånger inom ett litet område i minnet. Över tidenflyttar sig det lilla området av minnesaccesser. För att kunna utnyttja denna egenskapav lokalitet infördes ett lager av minnen mellan processorns register och det DRAMsom utgör primärminnet. Detta nya lager av minne i hierarkin kallas cacheminnen ochtar sitt namn från det engelska ordet cache som ungefär betyder en säker lagringsplatseller en plats för att dölja förråd eller proviant.Ett cacheminne utgörs alltså av ett litet och snabbt SRAM som ligger både fysisktoch logiskt nära processorn. Ett datorsystem kan ha flera lager av cacheminnen menlagret närmast processorn ligger i regel i samma integrerade krets som processorn. Enprocessor som kör med hög hastighet - flera gigahertz - har ett stort prestandagap mellande interna registrens hastighet och det externa minnet. Att hämta instruktioner ellerdata i DRAM kan ta åtskilliga hundra klockcykler vilket drastiskt drar ner prestandahos systemet. Avsnitt 2.4.4 visar att det tar ca fyra klockcykler att hämta det första dataordeti ett första generationens SDRAM. För ett “400 MHz” DDR-SDRAM så körsklockan i 200 MHz 3 och då har “read latency” (RL) ökat till fyra klockcykler vilket geren total latens på sex klockcykler för en läsning 4 . Detta gör att minnet tar 30 ns på sigför en läsning. Om man jämför detta med en processor på 3 GHz motsvarar detta 903 DDR, double data rate, innebär att man överför data på både stigande och fallande klockflanker.Detta gör att marknadsföringsfolket gav DDR dubbelt så hög “MHz” mot vad de egentligen körs med.4 Källa: www.micron.com
3.3. CACHE-MINNEN 19klockcykler. Till detta ska läggas den (avsevärda) tid som går åt till att undersöka innehålleti ett par lager cacheminnen samt den tid det tar för en minnesaccess att kommaigenom alla lager av bussar och olika kretsar mellan processorn och primärminnet.För mer detaljerad information om implementering av ett cacheminne hänvisas tillOlof Roos, “Grundläggande datorteknik”, kapitel 9.
Page 1: Datorteknik YDaniel WiklundInstitut
Page 4 and 5: ivINNEHÅLL4.4 Lästips . . . . . .
Page 6 and 7: 2 KAPITEL 1. INTRODUKTIONABA B FA=0
Page 8 and 9: 4 KAPITEL 1. INTRODUKTIONmore compo
Page 10 and 11: 6 KAPITEL 2. MINNENAdressAvkodareMi
Page 12 and 13: 8 KAPITEL 2. MINNENBitledningOrdled
Page 14 and 15: 10 KAPITEL 2. MINNENWEADDRDATATdTcy
Page 16 and 17: 12 KAPITEL 2. MINNENSDRAM är en cy
Page 18 and 19: 14 KAPITEL 2. MINNEN
Page 20 and 21: 16 KAPITEL 3. MINNESARKITEKTURERMin
Page 24 and 25: 20 KAPITEL 3. MINNESARKITEKTURER
Page 26 and 27: 22 KAPITEL 4. RISCTabell 4.1: Jämf
Page 28 and 29: 24 KAPITEL 4. RISC4.4 LästipsDet f
Page 30 and 31: 26 KAPITEL 5. PIPELININGkoncentrera
Page 33 and 34: 5.4. STRUKTURELLA KONFLIKTER 295.4
Page 35 and 36: 5.6. STYRKONFLIKTER 31I1:ASRHämta
Page 37 and 38: Kapitel 6DSPDe processorer som hitt
Page 39 and 40: 6.3. SPECIELLA INSTRUKTIONER I DSPE
Page 41 and 42: 6.4. TALOMRÅDEN OCH PRECISION I MA
Page 43 and 44: 6.4. TALOMRÅDEN OCH PRECISION I MA
Page 45 and 46: Kapitel 7ProgrammeringsmetodikDet
Page 47 and 48: 7.2. FLÖDESSCHEMA 43STARTfunction:
Page 49 and 50: ReferenslistaSom bakgrundsmaterial

Kompendium i Datorteknik

Create successful ePaper yourself

Delete template?

Save as template?