Hemuppgifter

Lab 1 Kombinatoriska kretsar
Förberedelser på grundnivå
Kursnamn: ......................................................... Datum:................................................
Namn: .......................................................... Personnummer:.........................................
GF1
Sanningstabell och booleskt uttryck
Bestäm och ange logiska sambandet mellan in- och utsignal för varje grindtyp !
A
B
&
NAND
UT
A
B
&
UT A
B
> 1
AND OR
UT
Ange typbeteckning i CMOS 4000-serien eller 74HC-serien
NAND = .................... AND = ....................... OR = .........................
A B UT
0 0
0 1
1 0
1 1
A B UT
0 0
0 1
1 0
1 1
A B UT
0 0
0 1
1 0
1 1
UT = ............................. UT = ......................... UT =.................................

GF2
En kombinatorisk logikkrets
Nätet nedan skall simuleras och kopplas upp för mätning (i labmoment GL2).
Grindarna måste för detta var och en ges en unik beteckning ! Nätet är uppbyggt med
tre AND- , två OR- samt två NAND-grindar. I GF2-förberedelseuppgiften skall ni
hemma före labben införa dessa beteckningar i logikschemat på ett A4-ark.
X
&
> 1
&
Y
> 1
F
Z
&
&
&
Metodik: Benämn allmänt IC-kapslar (här med AND-, OR- respektive NANDgrindar)
vid namn U och en löpande ökande numrering dvs U1,U2,U3,...etc i det fall
att a) typ av kapsel ändras genom val av ny grindtyp eller b) alla grindar från
given IC-kapsel använts till beskrivning av logikkretsen och nästa grind måste tas ur
ny IC-kapsel (med samma grindtyp). Addera till ” U följt av nummer” för varje
grind i en kapsel en bokstav för att varje grind i en given kapsel skall erhålla en
unik benämning ! Exempelvis för kapslar med 4 st grindar välj, för varje ny instans
av grind som tas ifrån en given kapsel, konsekutivt den bokstav av A, B,C respektive
D som ”står på tur” dvs för NAND-grindarna i schemat ovan välj U1B efter att U1A
valts. För in benämning av samtliga grindar (U med nummer och bokstav enligt ovan)
i figuren med logikkretsen ovan. Ange även typnummer för grindarna som antas vara
ur CMOS 4000-serien eller CMOS 74HC-serien.
För varje ny grind som användes ur IC-kapsel skall ni numrera in- och
utgångsanslutningar enligt databladets bennummer-beteckningar (Ni hittar datablad
på web:en !) För var och en av de fyra alternativa 2-ingångars logikgrindarna
(A,B,C,D) i en kapsel med 4 st logikgrindar (av de IC-kretsar som användes i Lab1)
motsvarar A bennumren (in:1,2 och ut:3), B (in:5,6 och ut:4), C (in:8,9 och ut:10)
samt D (in:12,13 och ut:11).
Anm.: I labmoment GL2 vid schemainmatning med Capture (PSpice) ändrar Ni
”default”-texten U1A (som kommar att visas vid placering av logikgrind i schemat) så
att det schema Ni matar in med Capture för simulering (med PSpice) överrenstämmer
fullständigt med det kretsnätunderlag Ni här arbetar fram för funktionen F.
Anm.: En beteckningsändring i Capture (tex U1A till U1B) medför automatiskt att
bennumren på logikgrinden ändras (från in:1,2 till in:5,6 respektive från ut:3 till ut:4)
2

Inför grindbeteckningar och bennummer
Färdigställ schemat för F=F(X,Y,Z) som visades på föregående sida för simulering och
uppkoppling för mätning genom att införa grindbeteckningar och bennummer tex i
schemat i figuren ovan alt. på nytt A4-ark. Använd den metodik för beteckning av
grindarna som beskrevs ovan.
Vid labtillfället får Ni tillgång till schemaeditorn Capture och skall då mata in Ert
förberedda schema och simulera med PSpice.
I laborationsmoment GL2 skall uppkopplingen av schemat ske på så sätt att simulerat
schema och uppkopplat schema överrensstämmer !
Ange den booleska ekvationen för F = F( X, Y, Z) för det kombinatoriska nätet !
F= ..........................................................................................................
Komplettera sanningstabellen nedan med värden på funktionen F !
X Y Z F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Försök förklara vilken logisk funktion F realiserar !
__________________________________________________________________
__________________________________________________________________
3

GF3
Den icke-minimerade respektive minimerade kretsen av NAND-NAND-typ
YZ
00 01 11 10
X
0
1
F
Komplettera Karnaughdiagrammet ovan och ange det booleska uttrycket för
funktionen F = F ( X, Y, Z ). Funktionen F beskrives av logikschemat som
givits enligt GF2. Funktionen F = F ( X, Y, Z ) skall anges på minimerad SPform
(summa av produktform).
F = ....................................................
(minimerad SP-form)
Realisera den minimerade funktionen med hjälp av enbart 2-ingångars NANDgrindar.
Man har enbart tillgång till insignalerna X, Y och Z.
Komplementära signaler måste skapas i uppkopplingen. Komplementen kan
skapas med NAND-grindar genom att koppla ihop de två ingångarna.
Rita logik-diagrammet för den minimerade funktionen och välj grindar ur
kapslarna. Numrera samtliga grindars in- och utgångar enligt datablad, som
underlag för uppkoppling av det minimerade nätet.
För in numreringen och rita lösningen i ramen nedan !
4

GF4
Den icke-minimerade respektive minimerade kretsen av NOR-NOR-typ
YZ
00 01 11 10
X
0
1
F
Komplettera Karnaughdiagrammet ovan och ange det booleska uttrycket för
funktionen F = F ( X, Y, Z ) vars uppförande beskrivs av logikschemat som givits
enligt förberedelseuppgift GF2. Funktionen F = F ( X, Y, Z ) skall anges på
minimerad PS-form (produkter av summaform).
F = .................................................... (minimerad PS-form)
Realisera den minimerade funktionen med hjälp av enbart 2-ingångars NOR-grindar.
Man har enbart tillgång till insignalerna X, Y och Z . Komplementära signaler måste
skapas i uppkopplingen. Komplementen kan skapas med NOR-grindar genom att
koppla ihop de två ingångarna
Rita logikdiagrammet för den minimerade funktionen och välj grindar ur kapslarna
samt numrera samtliga in- och utgångar enligt datablad som underlag för uppkoppling
av det minimerade nätet. För in numreringen och rita lösningen i ramen nedan !
5

GF5
Heladderare samt adderare/subtraherare
Adderaren 74HC283 är uppbyggd av fyra 1-bits heladderare.
Markera bredvid kretsarnas in- och utgångar i figuren tillhörande pinnummer på ICkapselns
stift enligt datablad. Glöm ej matningsspänningarnas pinnummer !
A4 B4
A3 B3
A2 B2
A1 B1
heladderare
(1-bit)
Cout
S4
Cin4
4-bitars binär heladderare
(74HC283/Ph)
S3
S2
S1
Cin
Nedan visas sanningstabellen för 1-bits heladderaren med insignalerna A4, B4, Cin4 och
utsignalerna S4 (summa bit) och Cout = Cout4 (carryout bit). Komplettera
sanningstabellen med värden för parallelladderarens mest signifikanta summabit S4 samt
dess carrybit Cout4.
A4 B4 Cin4 S4 Cout
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Ange de booleska uttrycken för summan S4 och minnesbiten Cout (=Cout4)
S4 = .............................................. Cout = ......................................................
6

Addition för beräkning av summan A + B
Summan S = A + B skall beräknas för de positiva talen A och B.
Antag att talen A och B är binärkodade 4-bitars tal :
A = (A 4 , A 3 , A 2 , A 1 ) 2 och B = (B 4 , B 3 , B 2 , B 1 ) 2
,där A 1 och B 1 är minst signifikanta bitar
Skriv talen A = (2) 10 och B = (5) 10 på binär form :
A = (......., ......., ......., .......) 2
B = (......., ......., ......, .......) 2
A4 B4
A3 B3
A2 B2
A1 B1
Cout
4-bitars binär heladderare
(74HC283/Ph)
Cin
S4
S3
S2
S1
Skriv summan S = ( S 4 , S 3 , S 2 , S 1 ) 2 på binär respektive på decimal form !
S = (......., ......., ......., .......) 2
S = (......................) 10
För in signalvärden i figuren ovan!
Vilket värde skall Cin ha? Svar: Cin = .....................
7

Användning av adderaren vid beräkning av subtraktionen A – B
A4 B4
A3 B3
A2 B2
A1 B1
Cout
4-bitars binär heladderare
(74HC283/Ph)
Cin
S4
S3
S2
S1
Subtraktionen S = A - B skall beräknas för de positiva talen A = (2) 10 och B = (5) 10 .
Subtraktionen S = A - B kan beräknas som en addition av det positiva talet A och ett
negativt tal (-B): S = A + (- B).
Det negativa talet (-B) representerar vi med B:s 2-komplement, vilket skrives som 2 B.
Då gäller att det negativa talet (-B) = 2 B
Subtraktionen S = A – B = A + (-B) kan då beräknas som en addition S = A + 2 B.
Antag att talen A, B och S är binärkodade som ovan:
A = (A 4 , A 3 , A 2 , A 1 ), B = (B 4 , B 3 , B 2 , B 1 )
och S = (S 4 , S 3 , S 2 , S 1 ),
där A 1 , B 1 och S 1 är de minst signifikanta bitarna
och de mest signifikanta bitarna A 4 , B 4 och S 4 är teckenbitar.
Skriv talen A , B , 2 B , och S på binär form !
A = (...., ...., ...., ....) 2 ; B = (...., ...., ...., ....) 2 ;
2 B = (...., ...., ...., ....) 2 ;
S = A + 2 B = (...., ...., ...., ....) 2 + (...., ...., ...., ....) 2 = (S 4 , S 3 , S 2 , S 1 ) = (...., ...., ....,....) 2
S 4 = (.......) 2 ; (teckenbit)
Hur skall den genom addition beräknade summan A + 2 B ovan (S 4 , S 3 , S 2 , S 1 )
behandlas för tolkning av resultatet med avseende på teckenbiten S 4 :s värde ?
Svar: ............................................................................................................................
Hur fås resultatet av subtraktionen fram och vad blir resultatet av subtraktionen ?
Svar: .......................................................................................................................
8

Komplettera kopplingsschemat för adderaren med fyra inverterare (74HC4049) så att
den ovan behandlade subtraktionen utförs.
OBS! Vid uppkoppling för subtraktion och mätning ( Se mätmoment i avsnittet GL5)
behöver Ni inte koppla in inverterarna. Här däremot skall ni visa hur man löser
problemet med inverterare inkopplade.
Cout
4-bitars binär heladderare
(74HC283/Ph)
Cin
S4
S3
S2
S1
Markera vid kretsarnas in- och utgångar i figuren tillhörande pinnummer på ICkapslarnas
ben enligt datablad. Ange även kapselbenämning.
Glöm ej matningsspänningarnas pinnummer.
Ange i schemat logiska nivåer (0 eller 1) för de binära talen A= (A4, A3, A2, A1),
B = (B4, B3, B2, B1) och inverterarnas binära utsignal I =( I4, I3, I2 och I1), som
kopplats in på lämpligt sätt till heladderaren, samt signalen Cin så att subtraktionen
A - B utförs som en addition A + (-B) med det negativa talet (-B) skrivet på
2-komplementär form. Beräkna utsignalerna S4, S3, S2 och S1 !
Resultat av additionen A + 2 B på 2-komplementär form :
S = A + 2 B = (...., ...., ...., ....) 2 + (...., ...., ...., ....) 2 = (S 4 , S 3 , S 2 , S 1 ) = (...., ...., ....,....) 2
S 4 = (.......) 2 ; (teckenbit)
Eftersom reultatet angives på 2-komplementär form måste resultatet omvandlas för att
erhålla rätt resultat. Hur skall omvandlingen att ske ?
Svar: ..................................................................................................................
....................................................................................................................
Ange resultatet som ett positivt eller negativt tal uttryckt i basen 10 ! Svar: ................
9

Förberedelser på högre nivå
HF1
Konstruktion av Magic Month Reminder med hjälp av ”don’t care”
Konstruera ett minimalt grindnät som visar månader med 30 dagar !
För att vid lab-tillfället testa din uppkoppling får du vid realiseringen använda
kretsar av typen inverterare, 2-ingångars NAND-grindar och 3-ingångars NANDgrindar.
Indata: Fyra bitar D, C, B och A, som anger månaden binärt (0001 för januari,
0010 för februari 0011 för mars, etc.).
Utdata: En bit F som indikerar månad med 30 dagar medelst en lysdiod.
Du skall utnyttja möjligheten att använda ”don’t care” !
Ledning: Hur många kombinationer behövs för att definiera månaderna ?
Använd programmet OrCAD 9.2 Lite (med operativsystem XP). Rita schema
med schemaeditorn Capture och simulera med PSpice.
Krav: Hela lösningen fram till schema med unika namn för IC-kapslarna och
bennumrering (för alla grindar) skall kunna redovisas i början av
laborationstillfället !
10