Rezumat teza - Facultatea de Electronica, Telecomunicatii si ...

FACULTATEA DE ELECTRONICA, TELECOMUNICATII SI TEHNOLOGIA INFORMATIEI
Ing. Irina DORNEAN
Rezumat
Contributii la proiectarea si implementarea algoritmilor
adaptivi folosind procesare multirata de semnal pe arii
logice programabile
COMISIA DE EVALUARE:
PRESEDINTE: -Prof.dr.ing. Gabriel OLTEAN – secretar stiintific, Facultatea de
Electronica, Telecomunicatii si Tehnologia Informatiei,
Universitatea Tehnica din Cluj-Napoca;
CONDUCATOR STIINTIFIC: -Prof.dr.ing. Marina Dana ŢOPA – decan, Facultatea de
Electronica, Telecomunicatii si Tehnologia Informatiei,
Universitatea Tehnica din Cluj-Napoca;
MEMBRI: -Prof.dr.ing. Alexandru ISAR –Facultatea de Electronica si
Telecomunicatii, Universitatea “Politehnica” din Timisoara
-Prof.dr.ing. Florin SANDU – Facultatea de Inginerie Electrica
si Stiinta Calculatoarelor, Universitatea "Transilvania" din
Brasov
-Prof.dr.ing. Sorin HINTEA - Facultatea de Electronica,
Telecomunicatii si Tehnologia Informatiei, Universitatea Tehnica
din Cluj-Napoca;

Capitolul 1
1. Introducere
1.1. Motivatie
1.2. Stadiul actual al cercetarii
1.3. FPGA vs. DSP
1.4. Procesarea multirata a semnalelor digitale
1.5. Algoritmi optimizati de dezvoltare
1.6. Obiective si organizarea tezei
Capitolul 2
2. Filtre adaptive
2.1. Introducere
2.2. Aplicatii ale filtrelor adaptive
2.2.1. Identificare de sistem necunoscut
2.2.2. Egalizare de canal
2.2.3. Anularea ecoului
2.2.4. Predictie de semnal
2.3. Structuri ale filtrelor FIR
2.3.1. Structura transversala
2.3.2. Structura simetrica transversala
2.3.3. Structura laticiala
2.4. Algoritmi de filtrare adaptiva
2.4.1. Algoritmul celor mai mici medii patratice (LMS)
2.4.2. Algoritmul normalizat LMS
2.4.3. Algoritmi cu semn
2.4.4. Algoritmul RLS
2.5. Rezultate experimentale si contributii
2.5.1. Aplicatia de anulare a zgomotului
2.5.2. Aplicatia de identificare de sistem
2.5.3. Aplicatia de predictie de semnal
Capitolul 3
3. Implementari digitale
3.1. Introducere
3.2. Limbaje de descriere hardware

3.3. Solutii Xilinx DSP
3.3.1. Spartan 3E
3.3.2. ML501-Virtex 5
3.4. Rezultate experimentale si contributii
3.4.1. Implementarea hardware a algoritmului LMS
3.4.2. Implementarea hardware a algoritmului NLMS
3.4.3. Reverberatoare
3.5. Concluzii
Capitolul 4
3.4.3.1.Reverberatorul Schroeder
3.4.3.2. Reverberatorul Schroeder (II)
3.4.3.3. Reverberatorul Moorer
3.4.3.4. Reverberatorul Gardner
3.4.3.5. Reverberatorul Dattorro
4. Procesarea multirata a semnalelor digitale
4.1. Introducere
4.2. Implementarea filtrelor FIR utilizand functii de tip ‘fereastra'
4.2.1. Fereastra Kaiser
4.2.2. Fereastra Blackman
4.2.3. Fereastra Bartlett
4.2.4. Fereastra Hamming
4.3. Decimare si interpolare
4.4. Bancuri de filtre – analiza si sinteza
4.5. Codare pe subbenzi
4.6. Rezultate experimentale si contributii
4.6.1. Aplicatia de identificare de sistem pe subbenzi – implementare
MATLAB/Simulink
4.6.2. Algoritmi optimizati de dezvoltare
4.7. Concluzii
Capitolul 5
4.6.2.1.Aplicatia de identificare de sistem pe banda intreaga
4.6.2.2 Aplicatia de identificare de sistem pe doua subbenzi
4.6.2.3.Aplicatia de identificare de sistem pe patru subbenzi
5. Concluzii si contributii

1. Introducere
Motivatie
Tehnica procesarii de semnal reprezinta un instrument important ce priveste diferite
campuri in domeniul stiintei si ingineriei. In mod normal, caracteristicile unui sistem sunt ori
necunoscute, ori variabile in timp datorita multor motive, de obicei nedorite. Asadar, abordarile
acestui tip de procesare trebuie sa se adapteze acestor insusiri necunoscute, adica sa extraga
informatii valide intr-un scenariu in continua schimbare. Din acest motiv algoritmii adaptivi
trebuie sa fie simpli, eficienti din punct de vedere computational, implementabili pe platformele
hardware existente (procesoare de semnal digital sau blocuri configurabile) si fezabili ca si cost
pentru utilizarea comerciala. Orice procesare in timp real trebuie sa fie adaptiva, iar cele mai
comune aplicatii ale acesteia sunt: compresie si codare, controlul activ al zgomotului si vibratiei,
aplicatii in domeniul comunicatiilor, precum egalizarea canalului, eliminarea ecoului acustic si
procesarea adaptiva a semnalelor medicale.
Algoritmii de procesare multirata sunt instrumente si structuri moderne cu putere de
procesare crescuta, ce ofera posibilitatea implementarii economice a acestor aplicatii. Structurile
tipice ale sistemelor multirata reprezinta modele pentru implementarea de arhitecturi eficiente
pentru circuite microelectronice. Evolutia procesarii multirata a semnalelor este determinata de
aparitia de noi aplicatii precum codarea vorbirii pe subbenzi, transmisii de date, transformari
rapide folosind bancuri de filtre digitale si analiza wavelet a semnalelor.
Tendinta pe piata echipamentelor electronice este de a implementa aceste structuri
folosind arhitecturile bazate pe arii logice programabile atat pentru dispozitivele electronice cat
si pentru instrumentatia de test. Acest tip de structuri programabile au cunoscut o crestere
drastica a numarului de celule si a functionalitatii, corelata cu o scadere a costului pe tranzistor.
Comerciantii incep de asemenea sa integreze FPGA-urile cu procesoare si convertoare de date
pentru a oferi performante crescute si programabilitate cat mai aproape de pinii I/O. FPGA-urile
sunt in mod obisnuit programate folosind limbaje de programare hardware precum VHDL si
Verilog. Aceste metode de implementare a functiilor de procesare in logica configurabila sunt
inca preferate de multi ingineri. Tehnicile de programare au avansat si includ deschideri catre
platforme precum MATLAB® si MATLAB®/Simulink®, care sunt mai comune inginerilor de
sistem, inginerilor ce dezvolta algoritmi pentru implementari DSP sau programatorilor.

System Design & Modeling Algorithm Development
Control Circuits
Platform Studio
(EDK)
H/W
in the loop
Signal Flow
Simulink
Design Verification & Debug HDL Generation & Simulation
Figura 1.1. Accesarea FPGA-urilor folosind System Generator pentru DSP
Figura 1.1 ofera viziunea celor de la Xilinx privind modul in care instrumente multiple
pentru dezvoltarea sistemelor pot interfata si modul in care inginerii pot sa lucreze in limbajele
cu care sunt cel mai mult obisnuiti. Diagrama arata ca sistemele de procesare a semnalelor bazate
pe FPGA pot fi construite folosind combinatii de modele MATLAB®/Simulink® , cod Matlab,
cod HDL sau C. Cu asemenea instrumente, dezvoltatorii pot manipula resursele FPGA si chiar
programa aceste structuri din platforme precum MATLAB®/Simulink® si MATLAB®.
Procesarea semnalelor digitale este arta analizei, manipularii si interpretarii semnalelor
folosind calculatoare digitale. Aceasta contine un spectru larg de scopuri: reducerea zgomotului,
clasificarea, compresia, filtrarea si multe altele. DSP a revolutionat nu numai aplicatiile industriale
precum radarul, receptoarele de comunicatii sau imagistica medicala, dar si viata de zi cu zi.
Astazi, calcule avansate sunt efectuate ca si rutina in telefoanele mobile, in aplicatii recreative
precum CD/DVD/MP3-playere, in televiziunea de inalta definitie (HDTV), in sistemele de
siguranta a automobilelor si asa mai departe.
Xilinx
System Generator for DSP
ChipScope Pro
MATLAB
ISE
AccelChip
HDL
co-simulation
ModelSim

Procesarea multirata a semalelor digitale
Procesarea multirata se ocupa cu procesarea semnalelor digitale ce contin conversie a
ratei de esantionare. Aceste tehnici moderne sunt necesare pentru sisteme cu rate de esantionare
diferite pentru intrare si iesire, dar pot fi folosite si pentru sisteme cu rate egale.
Contributii ale multor cercetatori au rezultat intr-o teorie matura a sistemelor multirata. S-
a studiat modelarea si identificarea problemelor in cazul sistemelor multirata cu intrari multiple
cu zgomot colorat. In lucrarea sa, modelele de stare-spatiu sunt derivate pentru sisteme cu
perioade de intrare diferite si mai departe sunt obtinute functiile de transfer corespunzatoare.
Pentru a rezolva dificultatea de a identifica modele cu termeni zgomotosi nemasurabili,
algoritmul iterativ bazat pe medii patratice este prezentat prin inlocuirea variabilelor
nemasurabile cu estimarile lor iterative. In final, rezultatele simularilor indica faptul ca
algoritmul iterativ propus are avantaje fata de algoritmii recursivi.
Discutii au fost purtate despre abordarea in domeniul frecventei a modelarii sistemelor
multirata SISO (o singura intrare si o singura iesire) ce faciliteaza implementarea controller-elor
liniare invariante in timp ce opereaza la rate mari. Pentru a ilustra aceasta abordare, ei considera
un sistem cu rata duala cu masuratori incetinite ale iesirii si actiuni de control rapide.
Conceptul adaptarii proportionate este extins la filtrele adaptive pe subbenzi normalizate
fiind stabilite patru filtre adaptive proportionate. Rezultatele simularilor arata performante
crescute ale algoritmilor propusi.
Cercetatori au abordat aspecte diferite ale sistemelor multirata, rezultand in crestera
masiva a activitatii in aria procesarii multirata de semnale. Procesarea multirata gaseste aplicatii
in compresia imaginilor si a vorbirii, in industria audio digitala, procesare de semnal statistica si
adaptiva, solutii numerice a ecuatiilor diferentiale si in multe alte domenii.
Algoritmi optimizati de implementare
Multe aplicatii de procesare a semnalului si imaginii necesita procesari complexe pentru a
rezolva probleme in mod optim. Acest lucru implica tehnici de procesare variabile in timp, ce
implica timp de procesare si necesitati in ceea ce priveste memoria, ce pot fluctua considerabil pe
durata executiei. Ariile logice programabile, suportand reconfigurabilitatea si paralelismul, au
intrat pe piata, devenind candidatul ideal pentru algoritmi foarte complecsi.
Structurile programabile ofera multe avantaje fata de cele nereconfigurabile precum
microprocesoarele cu scopuri generale si procesoarele DSP. Din acest motiv, o metodologie de
co-simulare Hardware-Software (HW-SW) bazata pe FPGA este adoptata si promite acuratete si

apiditate alaturi de timpi de simulare rapizi pentru sisteme heterogene, asa cum este aratat in
Figura 1.2.
Figura 1.2. Mediu de co-simulare Hardware-Software (HW-SW) bazat pe FPGA
Xilinx System Generator reprezinta instrumentul de varf al industriei pentru dezvoltarea
sistemelor DSP de inalta performanta folosind FPGA-uri. Apropierea cu mediul software
MATLAB®/Simulink® face ca implementarea unor concepte hardware complexe sa devina o
munca mai usoara pentru ingineri. Experienta anterioara cu Xilinx FPGA-uri sau metodologii de
modelare la nivel de registrii nu este ceruta atunci cand este folosit System Generator. Schemele
sunt dezvoltate in mediul de modelare MATLAB®/Simulink® folosind un blockset specific
Xilinx. Toti pasii de implementare FPGA, incluzand sinteza, plasarea si rutarea sunt automat
parcursi pentru a genera fisierul de descarcare.
Obiectivele si organizarea tezei
Obiectivul acestei teze este de a optimiza costurile de dezvoltare si implementare ale
aplicatiilor ce folosesc filtre adaptive pentru identificare de sistem necunoscut, prin folosirea
unor instrumente de dezvoltare moderne.
Schema de identificare de sistem se aplica in mod real in identificarea caii acustice in
anularea ecoului, sistemele de control, exploratii seismice si canale de comunicatie cu cai
multiple. Mediul acustic a fost ales pemtru aceasta aplicatie, prin procesarea de semnale vocale si
audio. Sistemul necunoscut a fost modelat printr-un reverberator artificial, iar structura de

adaptare a fost dezvoltata cu ajutorul procesarii multirata. Au fost facute implementari digitale
ale blocurilor, folosind limbaje de descriere hardware si instrumentul de dezvoltare Xilinx
System Generator pentru DSP. Sistemul a fost mapat pe placa de dezvoltare ce contine
componenta FPGA Spartan 3.
Teza este organizata in cinci capitole, fiecare abordand parti importante ale cercetarii.
Primul capitol introduce concepte relevante folosite pentru a materializa aplicatia. De
asemenea sustine motivatia efortului de studiu, stadiul actual al subiectului ales si tendintele in
domeniu.
Capitolul al doilea se preocupa cu aspecte ale dezvoltarii filtrelor adaptive. Sunt
prezentate principalele lor aplicatii, precum identificarea de sistem necunoscut, egalizare de
canal, anularea ecoului si predictia de semnal. De asemenea, este facuta o descriere a structurilor
filtrelor FIR digitale.
Algoritmii adaptivi de filtrare sunt descrisi in detaliu. Modele MATLAB®/Simulink®
au fost dezvoltate pentru trei aplicatii caracteristice ale acestora. Patru algoritmi au fost testati in
paralel cu aceleasi date de intrare si statistic s-a confirmat ca varianta normalizata a structurii
LMS este cea mai rapida si cea mai stabila dintre toate.
Capitolul al treilea este dedicat implementarilor digitale ale algoritmilor adaptivi LMS,
NLMS si a reverberatoarelor artificiale. Punctari ale celor mai folosite functii in implementarile
FPGA au fost facute si sunt descrise limbaje de programare hardware. Solutiile Xilinx pentru
aplicatii ale procesarii de semnale digitale sunt propuse prin cele doua placi de dezvoltare ce
contin componente FPGA, Spartan 3 si Virtex 5 LX (ML501 Evaluation Platform). Sunt
prezentate dezvoltari software si dupa etapele de verificare, rezultatele demonstreaza
fezabilitatea implementarilor digitale. Acest lucru se datoreaza faptul ca efectele implementarilor
Verilog sunt comparabile cu cele din MATLAB®/Simulink® , de asemenea facute si care au fost
folosite ca si referinta.
Aspecte ale procesarii multirata a semnalelor digitale sunt studiate in Capitolul al
patrulea. Este prezentata implementarea filtrelor FIR cu ajutorul functiilor de tip ‚fereastra’
(Kaiser, Blackman, Bartlett si Hamming) si sunt subliniate trasaturi ale decimarii si interpolarii,
bancuri de filtre (analiza si sinteza) si codare pe subbenzi. In aplicatiile ce implica controlul
adaptiv al zgomotului, filtrarea adaptiva cu algoritmi avand ordine foarte mari sufera de
convergenta incetinita si complexitate computationala ridicata, din cauza resurselor utilizate.
Filtrarea adaptiva pe subbenzi a fost propusa pentru a evita aceste neajunsuri. Ideea de baza in
descompunerea subbenzilor este cresterea vitezei de convergenta in comparatie cu structura pe
banda intreaga. Instrumente de varf ale industriei pentru implemntarea sistemelor DSP de inalta
performanta au fost folosite pentru a dezvolta aplicatia de identificare de sistem necunoscut.
Concluzii si contributii personale sunt prezentate in Capitolul al cincilea, sustinand ideea de

optimizare a timpului si efortului de implementare a intregii aplicatii prin folosirea celor mai noi
unelte din zona de cercetare.
2. Filtre adaptive
Introducere
Filtrele adaptive sunt filtre digitale capabile de auto-ajustare. Cele care au pas de
convergenta variabil isi imbunatatesc dinamic performantele, ca si raspuns la conditiile de
intrare. Acest tip de filtre se pot modifica in concordanta cu semnalele de intrare si sunt utilizate
in aplicatii ce implica insusiri diferite ale filtrului ca raspuns al mediului variabil. Aceste
structuri sunt folosite tipic atunci cand zgomotul apare in aceeasi banda cu semnalul sau atunci
cand banda de zgomot este necunoscuta sau variaza in timp.
Caracteristica primara a unui filtru adaptiv este de a-si actualiza coeficientii. Coeficientii
noi sunt trimisi filtrului de catre un generator de coeficienti. Acesta este un algoritm adaptiv ce
modifica coeficientii in functie de un semnal de intrare. In majoritatea aplicatiilor scopul lui este
sa ajusteze coeficientii filtrului astfel incat filtrul adaptiv sa minimizeze zgomotul din semnal.
Din moment ce zgomotul se modifica, coeficientii trebuie sa se modifice pentru a se potrivi, de
unde si numele ‚filtru adaptiv’.
Numerosi algoritmi eficienti din punct de vedere computational pentru acest tip de filtrare
au fost dezvoltati in ultimii douazeci de ani. Acestia se bazeaza ori pe abordari statistice, precum
algoritmii cu cele mai mici medii patratice (LMS), ori pe abordari deterministice, ca si in cazul
algoritmului mediilor patratice recursive (RLS). Avantajul major al LMS este simplitatea
computationala. Algoritmul RLS, dimpotriva, ofera convergenta mai rapida, dar si un grad inalt
al complexitatii de calcul.
In filtrele digitale FIR si IIR conventionale se presupune ca parametrii procesului ce
determina caracteristicile filtrului sunt cunoscute. Ei pot varia in timp, insa natura variatiei se
presupune cunoscuta. In multe probleme practice, poate fi o mare incertitudine in cazul
parametrilor, a caror modificare nu e previzibila. In aceste cazuri se doreste ca filtrele sa fie auto-
invatare, pentru a se putea adapta situatiei in cauza.
Acest capitol se ocupa cu aspecte legate de modelarea filtrelor adaptive. Sunt prezentate
principalele lor aplicatii, precum identificarea de sistem necunoscut, egalizarea canalului,
anularea ecoului si predictia de semnal. Generalitati legate de structurile FIR digitale sunt de
asemenea prezentate.

Algoritmii de filtrare adaptiva sunt descrisi in detaliu:
• Metoda celor mai mici medii patratice, ce incorporeaza o procedura iterativa
ce face corectii succesive vectorului de ponderi si conduce in cele din urma la
minimizarea erorii;
• Algoritmul LMS normalizat, folosit frecvent in aplicatii datorita convergentei
rapide si stabilitatii;
• Algoritmii cu semn ce tind sa simplifice cerintele de calcul ale LMS prin
reducerea numarului de multiplicari;
• Algoritmul celor mai mici patrate recursiv ce foloseste informatiile
esantioanelor de intrare anterioare pentru a estima matricea de autocorelatie a
vectorului de intrare.
Pentru a urmari abilitatile acestor tipuri de filtre, modele MATLAB®/Simulink® au fost
dezvoltate pentru trei aplicatii sugestive ale algoritmilor adaptivi: anularea zgomotului,
identificarea de sistem necunoscut si predictie de semnal. Patru tipuri de algoritmi adaptivi au
fost testati in paralel avand aceleasi conditii de intrare si statistic s-a dovedit ca algoritmul
NLMS este cel mai stabil dintre toate. Fiecare implica folosirea schemei bloc schitata in teorie,
diferenta constand in faptul ca in loc de un singur proces de adaptare, patru procese paralele au
fost rulate: LMS, NLMS, SE-LMS si SS-LMS. Toate au posibilitatea sa fie schimbate intre doua
tipuri de convergenta, avand rata normala (valoarea pasului de convergenta fiind 0.014) sau rata
incetinita (valoarea pasului de convergenta fiind 0.0025).
Mediul MATLAB®/Simulink® a fost ales datorita preciziei de calcul si complexitatii;
un alt motiv a constat in usurinta implementarii operatiilor cu virgula mobila.
Abilitatile filtrelor adaptive sunt considerate din punct de vedere al ajustarii coeficientilor
si a convergentei erorii. Ferestrele Waterfall tridimensionale arata comportamentul favorabil al
algoritmului NLMS, fiind cel mai stabil si robust dintre toate. Ca si continuare, bazat pe
statisticile facute, algoritmul cel mai eficient a fost ales pentru implementare digitala in mediul
hardware Verilog.
3. Implementari digitale
Datorita progresului in tehnologia semiconductorilor, asistam la algoritmi DSP tot mai
complecsi, protocoale si aplicatiile teoretice devenind realizabile. Consecinta acestui fapt consta
in cresterea complexitatii acestor sisteme si produse. Pe masura ce acest lucru de intampla,
fiabilitatea sistemelor nu mai este exclusiv definita de platformele hardware. In ziua de astazi, ea

este tot mai mult determinata de arhitecturile hardware si software, procesele de dezvoltare si
verificare si nivelul mentenantei design-ului.
Una dintre problemele fundamentale ale arhitecturilor este reprezentata de tipul
platformei DSP. Functiile procesarii digitale de semnal sunt in mod obisnuit implementate pe
doua tipuri de platforme programabile: procesoare digitale de semnal si arii logice programabile
(FPGA). Procesoarele digitale de semnal sunt o forma specializata de microprocesoare, in timp
ce FPGA-urile reprezinta o forma de inalta configurabilitate hardware. In trecut, utilizarea
procesoarelor de semnal era aproape omniprezenta, dar odata cu nevoile numeroaselor aplicatii
ce depasesc capacitatilor acestora, folosirea FPGA-urilor a devenit larg raspandita.
Procesarea digitala de semnal bazata pe FPGA are ca suport logica hardware si nu sufera
de problemele de performanta precum in cazul procesoarelor software. Aceste structuri permit
aplicatiilor sa ruleze in paralel.
Implementarea hardware a algoritmului adaptiv LMS
Schema bloc a algoritmului LMS contine doua parti functionale principale:
• Filtrul FIR ;
• Algoritmul LMS .
Filtrul FIR este implementat serial folosind un multiplicator si un sumator cu reactie asa
cum este prezentat in schema din Figura 3.1. Rezultatul filtrului FIR este normalizat pentru a
minimiza saturatia.
Figura 3.1. Implementare FIR
Algoritmul LMS actualizeaza iterativ coeficientii si ii pune la dispozitie filtrului FIR.
Acesta din urma foloseste coeficientii c(n) pe parcursul semnalului de intrare x(n) pentru a
genera iesirea y(n). Semnalul y(n) este scazut apoi din semnalul dorit d(n) pentru a genera un
semnal de eroare, folosit mai departe pentru calcului urmatorului set de coeficienti.
Algoritmul LMS este implementat conform schemei bloc din Figura 3.2. Coeficientii sunt
calculati conform ecuatiilor specifice. Intarzierea este necesara in design pentru a separa

coeficientii curenti de urmatorul set de coeficienti. Durata intarzierii este aproximativ egala cu
dimensiunea tap-ului.
Figura 3.2 Implementarea algoritmului LMS
Implementarea schemei bloc prezentata mai sus a fost facuta folosind limbajul de
programare hardware Verilog, pentru a transfera infomatiile legate de algoritmul adaptiv LMS pe
placa de dezvoltare ce contine o componenta FPGA Spartan 3.
Toate calculele au fost abordate sa implementeze exact formulele specifice algoritmului.
Amintim ecuatiile specifice:
w(n + 1) = w(n) + µ*u(n) *e(n) (ec. 3.1)
e(n) = d(n) – y(n) (ec. 3.2)
x(n) si d(n), cele doua semnale de intrare, au fost puse la dispozitie de mediul Matlab, unde, cu
ajutorul unui sistem special conceput, datele ce caracterizeaza semnalele la fiecare tact au fost
transformate in fisiere binare; acestea au fost incarcate apoi in codul Verilog.
Motivul pentru care s-au introdus acelasi tip de date ca si in dezvoltarea Matlab a fost
compararea celor doua tipuri de implementari.
Interfata modulului LMS este prezentata in Figura 3.3 si contine urmatoarele semnale:
• clk- semnal de tact;
• rstn- semnal de reset (activ pe frontul negativ);
• in_signal- semnal de intrare, disponibil pe 16 biti;
• des_signal- semnal dorit, disponibil pe 16 biti;
• out_signal- semnal de iesire, disponibil pe 24 biti;
• err_signal- semnal de eroare, disponibil pe 24 biti.

Figure 3. 3.3. Interfata modulului LMS
Ordinul filtrului a fost setat ca si parametru, pentru a putea fi modificat cu usurinta.
Implementarea hardware a algoritmului adaptiv NLMS
Algoritmul adaptiv NLMS combina un filtru FIR cu un algoritm de adaptare. adaptare Intr-un
filtru FIR transversal de ordin N, la fiecare a n-a iteratie, esantionul de iesire y[n] este calculat
ca suma ponderata a esantioanelor de intrare curente si intarziate.
y ( n ) = c ( n ) ⋅ x ( n − k )
unde ck ( n ) reprezinta coeficientii filtrului. Figura
fltru FIR digital de ordin 4:
Figura 3.4. Schema bloc a unui filtru tranversal de ordinul 4
Diagrama rama de implementare a algoritmului NLMS este prezentata in Figura 3.5. Ajustarea
coeficientilor in acest algoritm necesita utilizarea operat operatiei iei de impartire. Asadar, NLMS are
complexitate de calcul crescuta fata de LMS. Aceasta operatie in general ofera raza dinamica
scazuta, cu toate ca necesita un numar mare de porti. Pentru a evita utilizarea suplimentara a
resurselor de porti in cazul operatiei de impartire, decizia alternativa este de a fol folosi fol operatia de
shiftare in loc.
LMS block
> clk
> rstn out signal >
> in_signal err_signal >
> des_signal
N −1
∑
k = 0
k
(ec. 3.3)
coeficientii filtrului. Figura 3.4 descrie implementarea schemei bloc a unui

Schema bloc din Figura 3. 3.5 arata modul de implementare al algoritmului, urmarind strict
ecuatiile de adaptare. Aceasta implica doua multiplicatoare si doua sumatoare pentru ajustarea
coeficientilor. Pentru a alcula norma semnalului de intrare, ss-a
a implementat ecuatia (3.4).
Figura 3. 3.5. Schema bloc a algoritmului NLMS
Dezvoltarea hardware, facuta in Verilog, a folosit pentru datele de intrare semnale pe 16
biti (semnalul de intrare x(n) si semnalul dorit d(n)), iar pentru iesire, semnalul y(n) pe 24 biti. In
ceea ce e priveste semnalul de eroare, este foarte importanta alegerea intervalului corect pentru
pasul de convergenta; daca valoarea este prea mica, algoritmul poate avea un proces de adaptare
prelungit si eroarea o convergenta lenta. Totusi, usi, daca valoarea este prea mare, poate duce la o
convergenta forte zgomotoasa si instabila sau chiar oscilatie.
In Figura 3.6 doua semnale de convergenta sunt comparate. Acestea caracterizeaza doua
tipuri de algoritmi adaptivi (LMS si NLMS), testati pentru acelasi ordin (N=4) si pentru aceleasi
date de intrare (zgomot). In cazul algoritmului LMS pasul de convergenta a fost ales constant si
egal cu 0.011, insa pentru NLMS pasul de convergenta implica variabilitate, depinzand de
semnalul de intrare.
x( n) =∑ x( n)
Figura 3.1. Eroarea de convergenta in cazul LMS si NLMS
2
(ec. 3.4)

Aceste rezultate experimentale demonstreaza garantia stabilitatii si convergentei mai
putin zgomotoase in cazul variantei normalizate a algoritmului LMS. De asemenea, viteza de
convergenta este considerabil crescuta, confirmand statisticile facute in aplicatiile
MATLAB®/Simulink® .
Implementarea digitala a reverberatoarelor
Implementarea digitalǎ a reverberatorului Schroeder a presupus proiectarea filtrelor de tip
trece tot şi pieptene cu toate componentele specifice, la nivel de registrii.
Reverberatorul Schroeder insumeazǎ patru filtre de tip pieptene, la care se aplica aceeasi intrare
(impuls) şi doua filtre trece-tot, iesirea fiind preluatǎ de la iesirea celui de-al doilea.
Interfata unui filtru de tip pieptene presupune trei semnale de intrare si unul de iesire (Figura
3.7), dintre care:
- semnal de tact global, clk, considerat de frecventa 50MHz;
- semnal de reset, care permite initierea semnalelor cu valorile dorite;
- semnalul de intrare, in_pulse, reprezentat printr-un impuls;
- semnalul de ieşire, out_filter.
Figura 3.7. Interfata modulului reverberatorului Schroeder
Interfata unui filtru de tip trece-tot presupune trei semnale de intrare si unul de iesire, dintre care:
- semnal de tact global, clk, considerat de frecventǎ 50MHz;
- semnal de reset, care permite initierea semnalelor cu valorile dorite;
- semnalul de intrare, in_signal, reprezentat prin semnalul de ieşire al însumǎrii filtrelor
pieptene sau prin iesirea primului filtru trece- tot;
- semnalul de iesire, out_signal.
Schroeder reverberator
> clk
> rstn
> in_pulse
out filter >
Trebuie precizat cǎ semnalul de intrare este modelat în mediul MATLAB®/Simulink® , dupǎ
care este prelucrat pentru a lua forma binarǎ şi a fi folosit în implementarea digitalǎ Verilog.
Motivul pentru care a fost fǎcut acest lucru este folosirea aceluiaşi set de date atât în

implementarea software (MATLAB®/Simulink® ), cât şi in cea hardware (Verilog), dorind a fi
comparate ulterior.
Implementarea în mediul Verilog s-a fǎcut cu ajutorul editorului EditPlus, iar verificarea tuturor
fişierelor a fost facutǎ în programul ModelSim.
Fiecare bloc a fost implementat într-un fişier separat, pentru a putea fi verificat mai usor.
A fost creat un fişier de test, test_bench ce asigurǎ semnalul de intrare şi un fisier top_level, ce
instanţiazǎ toate modulele create separat, pentru a putea sincroniza verificarea şi simularea lor.
Dupǎ ce întregul design a fost implementat şi testat, pentru o mai bunǎ vizualizare a
rezultatului, semnalul de ieşire a fost încǎrcat într-un script Matlab special creat, ce permite
afişarea lui sub forma unui grafic, aşa cum este aratat in Fig.19.
Figura 3.2. Raspunsul reverberatorului Schroeder implementat in mediul: a)
MATLAB®/Simulink® b)Verilog
Este prezentata implementarea digitalǎ a patru tipuri de reverberatoare cunoscute
(Schroeder, Gardner, Moorer si Dattorro), fiecare dintre ele având variante specifice pentru
diferite aplicatii. Design-ul fiecǎruia a fost fǎcut în mediul de implementare hardware Verilog,
iar partea de verificare (compilare şi simulare) a fost facutǎ cu ajutorul programului ModelSim
PE 6.3 Student Edition.
Iniţial s-a fǎcut o implementare în mediul Matlab-MATLAB®/Simulink® , aceasta fiind
consideratǎ ca şi referintǎ pentru design-ul digital. Semnalul de intrare a fost acelaşi pentru
ambele tipuri de implementǎri, fiind modelat în Matlab sub forma unui impuls. S-au preluat
datele de intrare (digitalizate) în programarea Verilog a reverberatoarelor, iar rezultatele au fost
afisate cu ajutorul unui script software special creat, pentru o mai buna vizualizare. Asa cum
dovedesc formele de undǎ ce reprezintǎ semnalele de ieşire în cazul fiecarui tip de reverberator,

cele douǎ implementǎri (MATLAB®/Simulink® şi Verilog) prezintǎ efecte similare,
comparabile ca forma şi comportament, scopul propus fiind atins.
Avantajul principal al implementǎrii digitale a acestor tipuri de reverberatoare constǎ în
faptul cǎ pot fi folosite pentru prelucrarea semnalului acustic şi descǎrcate pe plǎci de dezvoltare
ce conţin componente FPGA. Ariile logice programabile oferǎ o vitezǎ de procesare mai ridicatǎ
faţǎ de metodele uzuale ce utilizeazǎ procesoare digitale de semnal.
Implementǎri ulterioare implicǎ folosirea datelor de tip virgula mobila în procesarea
semnalelor pentru o acurateţe ridicatǎ a rezultatelor.
4. Procesarea multirata a sistemelor digitale
Procesarea semnalelor digitale a fost o ramura bine stabilita a ingineriei electronice
pentru mai multi ani. In ultima perioada, aceasta a fost stimulata mai departe de progresul
tehnicilor multirata.
Caracteristica de baza a algoritmilor multirata este eficienta lor ridicata de calcul. In
multe situatii, acesti algoritmi sunt motivul principal datorita caruia o aplicatie poate fi
implementata economic folosind procesoare digitale moderne de semnal. In acelasi timp,
structurile tipice ale sistemelor multirata reprezinta modele pentru dezvoltarea de arhitecturi
eficiente pentru circuite microelectronice.
Filtrarea adaptiva reprezinta un concept important in domeniul procesarii de semnal si a
comunicatiilor. Exemple ale procesarii vocii includ intensificarea vorbirii, anularea ecoului si a
interferentelor si codarea vorbirii. Aplicatia vizata este identificarea de sistem necunoscut,
folosind algoritmul adaptiv NLMS. Figura 4.1 descrie versiunea pe banda intreaga a acestei
aplicatii si a fost discutata anterior. Scopul este compararea acestui tip de implementare cu cea
care implica codarea pe subbenzi, pentru a analiza performantele ambelor tipuri de abordari.
Atat sistemul necunoscut cat si filtrul adaptiv sunt legate la aceeasi intrare, iar coeficientii
filtrului adaptiv sunt ajustati astfel incat semnalul de iesire sa recompuna semnalul de la iesirea
sistemului necunoscut, filtrul adaptiv fiind utilizat pentru a aproxima acest sistem necunoscut.

Figura 4.1. Identificare de sistem pe banda intraga
Identificare de sistem - codare pe subbenzi MATLAB®/Simulink®
Ideea de baza a abordarii descompunerii pe subbenzi este cresterea vitezei de convergenta
in comparatie cu solutia pe banda intreaga. Acest lucru se datoreaza intervalului redus al
magnitudinii spectrale, filtrarea pe subbenzi avand efect decorelant deoarece semnalele de intrare
sunt descompuse in subbenzi cu sub-spectre.
Figura 4.2 descrie procesul filtrarii adaptive pe subbenzi (SAF). Folosind bancuri de filtre
de analiza P(z), semnalul original este descompus prin divizarea spectrelor acestuia in intervale
mai mici (x0(n), x1(n), … ). Filtrarea adaptiva este executata pe fiecare subbanda de catre un set
de filtre independente (h0(n), h1(n),…). Iesirile acestor filtre sunt ulterior combinate folosind un
banc de filtru de sinteza Q(z) pentru a reconstrui iesirea pe banda intreaga.
Latimea de banda pe fiecare subbanda este redusa. Desi frecventa de esantionare pentru
fiecare filtru al subbenzii poate fi micsorata. Ca si consecinta, filtrele adaptive necesita mai
putine resurse incomparatie cu solutia pe banda intreaga pentru a acoperi acelasi interval si sunt
actualizate la o rata mai scazuta. Acest lucru duce la o reducere semnificativa a complexitatii de
calcul.
Deoarece calitatea separarii subbenzilor este foarte importanta pentru rata de decimare
obtinuta si pentru comportamentul convergentei filtrelor adaptive in subbenzi, implementarea
bancurilor de filtre de analiza si sinteza este un factor determinant in ceea ce priveste calitatea si
eficienta intregului sistem.
Pentru aceste tipuri de bancuri de filtre pot fi folosite doar filtre nerecursive, din moment
ce filtrarea adaptiva pe subbenzi necesita intarzieri de grup liniare.

Figura 4.2. Descompunerea pe subbenzi a aplicatiei de identificare de sistem
In comparatie cu metoda identificari pe banda intreaga, metoda bazata pe descompunerea
in subbenzi are urmatoarele avantaje:
• Necesita cost computational scazut. Acest fapt se datoreaza ratei scazute a
semnalului pe fiecare subbanda si fiecare model implica dimensiunea tap-urilor
mai mica. Aceste caracteristici sunt partial echilibrate de calculele in plus ce apar
la formarea subbenzilor. Dar prin alegerea atenta a parametrilor de implementare
(incluzand numarul de subbenzi, bancurile de filtre si modelele de subbenzi), pot
fi facute optimizari ale resurselor folosind identificarea de sistem pe subbenzi.
• Ofera proprietati numerice mai bune si mai stabile. Mai precis, se prefera
utilizarea algoritmilor rapizi pentru estimari recursive.
Algoritmi optimizati de implementare
Natura multor aplicatii ce implica procesare digitala de semnal necesita reprezentari ale
datelor in format cu virgula mobila. In timp ce acest format este usor de implementat pe sisteme
de calculatoare pe care ruleaza programe de modelare de inalt nivel precum
MATLAB®/Simulink® , este o mai mare provocare in lumea hardware datorita complexitatii
implementarii aritmetice cu virgula mobila. Aceste provocari cresc odata cu sistemele DSP
portabile ce implica aplicarea unor constrangeri mai restrictive intregului sistem. Din acest motiv
Xilinx System Generator foloseste formatul cu virgula fixa pentru a reprezenta toate valorile

numerice din sistem. XSG pune la dispozitie o serie de blocuri ce transforma datele din partea de
mediu software (MATLAB®/Simulink® ) catre partea hardware (blocurile System Generator).
Aplicatia de identificare de sistem pe banda intreaga
Aplicatia de identificare a unui sistem necunoscut este implementata cu ajutorul XSG in
platforma MATLAB®/Simulink® , asa cum este prezentat in Figura 4.3. In afara portilor de
intrare/iesire este modelat un mediu acustic.
Figura 4.3. Implementarea XSG pe banda intreaga
Portile de intrare sunt folosite la intrarea sistemului XSG pentru a converti datele din format cu
virgula mobila in format cu virgula fixa. Proprietatile acestora sunt specifice detaliilor formatului
cu virgula fixa. Trei dintre ele sunt:
Tipul iesirii: trei valori pot fi atribuite acestei proprietati: boolean, ce implica
reprezentare pe un singur bit, reprezentare in complement fata de 2 si reprezentare
fara semn.
Numarul de biti: numarul de biti pe care se reprezinta datele. Cu cat numarul de biti
este mai mare, cu atat rezolutia sistemului este mai mare.
Punct binar: aceasta este pozitia punctului binar in formatul cu virgula fixa.
Portile de iesire sunt folosite pentru a transforma datele generate de catre System Generator in
format cu virgula fixa, din format cu virgula mobila cerut de MATLAB®/Simulink®. Acestea
detecteaza automat formatul cu virgula fixa din iesirea sistemului si nu necesita nici o
modificare.

Pentru implementarea filtrului adaptiv exista doua posibilitati: implementarea cu blocuri oferite
de toolbox-ul Xilinx din mediul MATLAB®/Simulink® sau inserarea de cod HDL intr-o
structura de tip ‚black-box’.
Amplitude
Amplitude
Amplitude
1
0.5
0
-0.5
-1
0 0.5 1 1.5 2 2.5 3
1
0.5
0
-0.5
Original signal
-1
0 0.5 1 1.5 2 2.5 3
1
0.5
0
-0.5
Estimated signal
Absolute error
-1
0 0.5 1 1.5
Time (s)
2 2.5 3
Figura 4.4. Semnalele aplicatiei pe banda intreaga
Procesul de adaptare estimeaza iesirea filtrului in timp, pentru a minimiza eroarea
absoluta. Figura 4.4 arata semnalul original, semnalul rezultat la iesirea filtrului adaptiv si
eroarea de convergenta. Cel din urma dovedeste performanta sistemului dezvoltat, prin atingerea
unor valori apropiate de zero. Acest lucru confirma faptul ca ponderile filtrului sunt ajustate
astfel incat sa se apropie cat de mult de coeficientii functiei de transfer ai sistemului necunoscut.
Un avantaj considerabil al utilizarii instrumentului Xilinx System Generator este posibilitatea
verificarii sistemului implementat in diferite moduri. Co-simularea hardware pune la dispozitie
simulare accelerata. Principiul de baza este acela ca XSG creaza automat o componenta pentru
un design capturat in blockset-ul Xilinx DSP, ce poate rula pe una dintre cele 20 de platforme ce
le are la dispozitie. Se creaza un fisier de descarcare ‚bitstream’ ce este asociat unui bloc, asa
cum este exemplificat in Figura 4.5 pentru cazul identificarii adaptive. Atunci cand sistemul este
simulat in MATLAB®/Simulink®, rezultatele pentru portiunea compilata sunt calculate folosind

hardware-ul. Acest lucru permite partilor compilate sa fie testate efectiv folosind hardware-ul,
timpul simularii crescand dramatic. Fisierul de descarcare contine hardware-ul asociat modelului,
precum si logica de interfatare ce permite System Generator sa comunice cu design-ul, folosind o
interfata fizica intre platforma si PC. Aceasta logica include o interfata a hartii de memorie din
care SG poate sa citeasca si sa scrie valori la porturile de intrare si iesire ale modelului. Contine
de asemenea orice circuit specific necesar platformei FPGA tinta, pentru a functiona corect.
Blocurile de co-simulare hardware sunt folosite in implementarea MATLAB®/Simulink® in
acelasi mod in care sunt folosite si restul. In timpul simularii, un bloc de co-simulare hardware
interactioneaza cu platforma FPGA subliniata, automatizand sarcini precum configuratia
dispozitivului, transferul de date si tact. Un bloc de co-simulare hardware are la intare si la iesire
acelasi tip de semnale ca si cele folosite de blocurile utilizate in simulare folosind SG.
Co-simulation
Figura 4.5. Conceptul de co-simulare

Pentru aplicatia de identificare de sistem, placa de dezvoltare utilizata a fost Spartan 3E de la
Digilent, prezentata in Figura 4.6. Aceasta contine resurse specifice implementarilor DSP.
Figura 4.5. Placa de dezvoltare Spartan-3E folosita in co-simulare
Un alt instrument pus la dispozitie de XSG este capabil sa estimeze resursele hardware
FPGA necesare implementarii aplicatiei. Acesta include numarul de slice-uri, LUT-uri,
multiplexoare, blocuri de memorie, multiplicatoare, blocuri I/O.
Figura 4.6. Estimarea resurselor – aplicatia pe banda intreaga

Aceste estimari permit determinarea mai usoara a modului in care deciziile luate in cadrul
design-ului influenteaza necesitatile hardware. Figura 4.6 prezinta numarul de structuri folosite
in cazul aplicatiei de identificare de sistem necunoscut, varianta pe banda intreaga.
Codarea pe doua subbenzi a aplicatiei de identificare de sistem necunoscut
Descompunerea semnalului este facuta de bancurile de filtre de analiza, asa cum este
prezentat in Figura 4.7. Filtre FIR de tip fereastra Kaiser sunt folosite pentru modelare, datorita
comportamentului lor favorabil, studiat anterior si demonstrat statistic.
Figura 4.7. Implementarea XSG a descompunerii pe doua subbenzi
Bancul de filtre de sinteza reconstituie semnalul din subbenzile de frecventa inalta si
joasa, fiecare cu jumatate de banda si jumatate din rata de esantionare a semnalului original.
Acest bloc interpoleaza subbenzile cu 2, apoi filtreaza rezultatul cu o serie de filtre FIR trece-sus
si trece-jos. Dupa interpolare sub-semnalele si filtrul trece-jos elimina parti substantiale din
spectrul de imagine al semnalului trece-jos in intervalul π/2 ≤ Ω ≤ π. Filtrul trece-sus, pe de alta
parte, elimina mare parte din spectrul de imagine al semnalului trece-sus in intervalul 0 ≤ Ω ≤
π/2. Deoarece raspunsul in frecventa al celor doua semnale se suprapune, spectrul de imagine nu
este complet eliminat.

Magnitude (dB)
10
0
-10
-20
-30
-40
-50
-60
-70
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Normalized Frequency (×π rad/sample)
Figura 4.8. Filtrele de analiza si sinteza
Filtrele FIR de analiza si sinteza definite sunt aratate in Figura 4.8. Structurile trece-sus si trece-
jos sunt oferite pentru fiecare proces.
Magnitude Response (dB)
Hlp Low pass Decimator
Hhp Highpass Decimator
Glp Low pass Interpolator
Ghp Highpass Interpolator
O conditie ce trebuie indeplinita in aplicatia de identificare sistem este aceea ca ordinul filtrelor
sa fie suficient de mare pentru a putea aproxima sistemul necunoscut. Un exemplu cu ceea ce se
intampla daca aceasta clauza nu este indeplinita este prezentata in Figura 4.9. Pentru acelasi
semnal original, o implementare pe banda intreaga ce contine un filtru NLMS de ordin 8 nu este
capabil a ajusteze coeficientii in vederea convergentei erorii, in timp ce o implementare pe doua
subbenzi ce contine doua filtre adaptive cu acelasi ordin reusesc sa estimeze semnalul de iesire
din procesul de adaptare. Rezultatul consta in dovada comportamentului semnalului de eroare.

Amplitude
Amplitude
Amplitude
Amplitude
Amplitude
1
0
-1
0
1
0.5 1 1.5 2
Full band coding - estimated signal
2.5 3
0
Figura 4.9. Semnalele aplicatiei pe doua subbenzi
Asa cum a fost prezentat anterior, instrumentul de estimare a resurselor a fost folosit in calculul
necesarului de fonduri pentru maparea FPGA, pus la dispozitie de catre Figura 4.10.
.
Original signal
-1
0
1
0.5 1 1.5
Full band coding - error
2 2.5 3
0
-1
0
1
0.5 1 1.5 2
Two subbands coding - estimated signal
2.5 3
0
-1
0
1
0.5 1 1.5
Two subbands coding - error
2 2.5 3
0
-1
0 0.5 1 1.5
Time(s)
2 2.5 3
Figura 4.10. Estimarea resurselor – aplicatia pe doua subbenzi

Codarea pe patru subbenzi a aplicatiei de identificare de sistem necunoscut
Pentru a demonstra comportamentul aplicatiei in descompunerea pe subbenzi, de asemenea
varianta cu patru blocuri a fost studiata. Avand aceleasi conditii de intrare ca si modelele
anterioare, schema bloc XSG este prezentata in Figura 4.11.
Figura 4.11. Implementarea XSG a descompunerii pe patru subbenzi
Filtrele de analiza si sinteza modelate sunt prezentate in Figura 4.12 si Figura 4.13.
Corelate cu decimatoare si interpolatoare, acestea formeaza bancurile de filtre ale sistemului
mutirata.

Magnitude (dB)
Magnitude (dB)
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
10
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
Magnitude Response (dB)
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Normalized Frequency (×π rad/sample)
Figura 4.12. Filtrele de analiza
Magnitude Response (dB)
Figura 4.13. Filtrele de sinteza
Hlp Low pass Decimator
Hhp Highpass Decimator
Hlp Low pass Decimator Subband 1
Hhp Highpass Decimator Subband 2
Hlp Low pass Decimator Subband 3
Hhp Highpass Decimator Subband 4
Glp Low pass Interpolator
Ghp Highpass Interpolator
Glp Low pass Interpolator Subband 1
Ghp Highpass Interpolator Subband 2
Glp Low pass Interpolator Subband 3
Ghp Highpass Interpolator Subband 4
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Normalized Frequency (×π rad/sample)

Mediul acustic este modelat aici de un semnal zgomotos, dar in locul acestuia poate fi
folosit un reverberator pentru a simula caracteristile acustice ale unei incaperi. Aceasta structura
poate sta la baza imbunatatirii unei incaperi din punct de vedere acustic. Avantajele oferite de
catre Xilinx System Generator de generare automata de cod, importare de cod HDL si co-
simulare hardware pot fi sursa implementarii unui sistem complex. Figura 4.14 descrie semnalele
de implementare ale aplicatiei de identificare adaptiva cu descompunere pe patru subbenzi. Chiar
daca pe fiecare subbanda calculele sunt simplificate, calitatea semnalului este afectata de efectele
de alias. Acesta este principalul dezavantaj ce caracterizeaza bancurile de filtre si din acest motiv
trebuie facute concesii pentru a echilibra calitatea semnalului si costurile computationale.
Amplitude
Amplitude
Amplitude
1
0.5
0
-0.5
-1
0 0.5 1 1.5 2 2.5 3
1
0.5
0
-0.5
Figura 4.14 Semnalele aplicatiei pe patru subbenzi
In cazul implementarii cu patru subbenzi, estimarea resurselor pentru placa de dezvoltare
Digilent Spartan-3E este prezentata in Figura 4.15.
Original signal
Four subbands coding - estimated signal
-1
0 0.5 1 1.5 2 2.5 3
1
0.5
0
-0.5
Four subbands coding - error
-1
0 0.5 1 1.5
Time (s)
2 2.5 3

Figura 4.15. Estimarea resurselor – aplicatia pe doua subbenzi
5. Concluzii si contributii
Teza abordeaza domeniul procesarii adaptive de semnal, urmarind pas cu pas noi metode
de dezvoltare ale aplicatiilor specifice. Masura performantei este reprezentata de optimizarea
costurilor de dezvoltare si implementare ale sistemului. Gradual, sunt parcurse:
• Detectia performantei algoritmilor adaptivi;
• Imbunatatirea implementarilor digitale ale filtrelor adaptive si a
unui numar de reverberatoare;
• Optimizarea timpului de executie a algoritmilor adaptivi prin
utilizarea procedurii de procesare cu sisteme multirata;
• Minimizarea costurilor de dezvoltare prin folosirea generarii
automate de cod;
• Verificarea aplicatiilor implementate prin utilizarea unor
instrumente moderne de testare.
Sunt studiate aspecte generale ale filtrelor adaptive, prin dezvoltarea software a
principalelor aplicatii, precum identificare de sistem necunoscut, egalizarea canalului, anularea

ecoului pentru transmisie de date in banda de vorbire si predictie de semnal. Este facuta o trecere
in revista asupra structurilor filtrelor FIR digitale.
Algoritmii de filtrare adaptiva sunt studiati in detaliu: metoda celor mai mici medii
patratice (LMS), ce face corectii succesive vectorului pondere si conduce la o eroare medie
patratica minima; algoritmul LMS normalizat, des folosit in aplicatii datorita convergentei sale
rapide si stabilitatii; algoritmii LMS cu semn, ce incearca sa simplifice necesitatile de calcul ale
LMS prin reducerea numarului de multiplicari; algoritmul celor mai mici patrate recursive(RLS),
care foloseste informatii legate de esantioanele de intrare anterioare pentru a estima matricea de
autocorelatie a vectorului de intrare.
Pentru a determina performantele acestor tipuri de filtre, autorul a parcurs etapele:
• A dezvoltat modele MATLAB®/Simulink® pentru aplicatii
sugestive ale algoritmilor adaptivi: eliminarea zgomotului, identificarea
sistemului necunoscut si predictie de semnal.
o A testat in paralel patru tipuri de algoritmi avand aceeasi
intrare si a confirmat varianta NLMS ca fiind cea mai rapida si mai stabila
dintre toate: LMS, NLMS, SE-LMS, SS-LMS. Mediul de dezvoltare
MATLAB®/Simulink® a fost ales datorita preciziei sale de calcul si a
complexitatii; un alt motiv a fost faptul ca gestioneaza foarte usor
operatile in virgula mobila.
• A facut statistici privind performanta algoritmilor adaptivi. Dovada
superioritatii algoritmului NLMS a fost calculata din punctul de vedere al
aproximarii coeficientilor si a convergentei erorii. A fost testat in diferite conditii
initiale, comparat in paralel cu alte tipuri de filtre adaptive.
Datorita faptului ca structurile configurabile au devenit foarte populare, se dezvolta
necesitatea descrierii operatiilor circuitului, a dezvoltarii si a organizarii acestuia, a testarii
acestora prin prisma limbajelor de descriere hardware. Implementari ale structurilor filtrelor
adaptive (LMS si NLMS) si ale reverberatoarelor (Schroeder, Gardner, Moorer si Dattorro)
folosind codare HDL sunt prezentate in detaliu in aceasta teza. Au fost facute comparatii intre
algoritmii simulati digital si modelele dezvoltate in MATLAB®/Simulink® .
Aplicatia de identificare de sistem necunoscut a fost studiata in amanunt de catre autor,
urmand etapele:
• In primul rand a creat un model MATLAB®/Simulink® ce a
asigurat semnalele de intrare atat pentru implementarea software, cat si pentru cea
hardware, pentru a compara rezultatele lor in aceleasi conditii. Din rezultatele

MATLAB®/Simulink® este evident ca pe masura ce eroarea converge catre o
valoare minima, semnalul de iesire ia valori asemanatoare cu cele ale semnalului
dorit.
Privind implementarea hardware:
• A codat filtrul adaptiv LMS in limbajul de descriere hardware
Verilog-HDL. In acelasi timp, a scris un fisier detaliat de testare pentru a verifica
partea centrala a algoritmului adaptiv LMS. Fisierele de test impreuna cu
descrierea algoritmului au fost instantiate intr-un fisier (‚top-level’) pentru a fi
simulate in acelasi timp. Rezultatele dovedesc acelasi lucru ca si cele din
dezvoltarea MATLAB®/Simulink®, ca in timp, coeficientii se adapteaza si
eroarea converge. Rezultatele hardware au fost testate pe placa de dezvoltare
Nexys de la Digilent, o platforma bazata pe componenta FPGA Xilinx Spartan 3.
• De asemenea din punct de vedere hardware a studiat si algoritmul
NLMS. A realizat o implementare HDL a aplicatiei de identificare de sistem
necunoscut avand la baza acest tip de algoritm. Fiecare componenta individuala a
fost creata folosind arhitecturi comportamentale ale limbajului de descriere
hardware Verilog. Semnalele de intrare au fost puse la dispozitie de
MATLAB ® /Simulink ® , unde a fost modelat sistemul necunoscut. Aceste semnale
au fost transformate in fisiere de date in format binar, ce le caracterizeaza la
fiecare tact de ceas. Pentru a verifica implementarea, fisierul de dezvoltare
impreuna cu fisierele de test au fost compilate si simulate folosind mediul
ModelSim. Figuri privind convergenta erorii pentru ambele tipuri de algoritmi
(LMS si NLMS) au fost asigurate folosind un modul special dezvoltat ce
transforma datele din ModelSim in reprezentari MATLAB ® .
Concluzionand rezultatele experimentale, statisticile facute in MATLAB ® /Simulink ®
sunt confirmate. Algoritmul NLMS este mai bun decat algoritmul adaptiv LMS conventional,
demonstrand o mai buna stabilitate si fiind mai putin zgomotos; de asemenea viteza de
convergenta este crescuta considerabil. Datorita acestor avantaje, se dovedeste fezabila
implementarea algoritmilor adaptivi cu pas de convergenta variabili in domeniul digital.
Contributiile se interpreteaza in optimizarea codului prin imbunatatirea vitezei de
convergenta a erorii medii patratice. Pentru o mai buna precizie implementarea hardware ar
trebui sa faca operatiile in virgula mobila. Acest cod poate fi considerat sursa programarii unui
numar mare de dispozitive FPGA datorita faptului ca chip-urile moderne contin resurse ce
suporta aplicatii DSP si sunt optimizate pentru inalta performanta si putere consumata scazuta.

Mediul acustic al aplicatiei de identificare de sistem poate fi modelat de catre
reverberatoarele artificiale. Reverberatoarele reprezinta elemente cheie in reproductiile audio
spatiale tridimensionale. Bogatia si spatiozitatea sunetului reprodus poate fi intensificat de catre
aceste structuri. O alegere nepotrivita a parametrilor filtrului rezulta adesea in sunete metalice.
Autorul a contribuit prin:
• Implementari digitale Verilog a patru tipuri de reverberatoare
(Schroeder, Gardner, Moorer si Dattorro), fiecare avand versiuni specifice pentru
diferite categorii de aplicatii. Parametrii acustici au fost studiati si s-au luat in
considerare principiile fenomenului de reverberatie. S-a facut descrierea
blocurilor in mediul MATLAB ® /Simulink ® , rezultatele obtinute fiind considerate
ca si referinta pentru pasul urmator. Principalul avantaj al implementarii digitale a
acestor tipuri de reverberatoare este ca pot fi folosite in procesarea de semnale
acustice si descarcate pe placi de dezvoltare ce contin componente FPGA. Ariile
logice programabile ofera viteza de procesare foarte inalta fata de metodele
obisnuite ce implica procesoare digitale de semnal.
Optimizarea timpului de executie a aplicatiei filtrelor adaptive de identificare de sistem
necunoscut in mediu acustic este urmarita prin abordarea procesarii digitale de semnal multirata.
In aplicatiile complexe, structurile filtrelor cu ordine mari sufera de descresterea vitezei de
convergenta si complexitate de calcul ridicata. Tehnica filtrarii adaptive pe subbenzi pare sa
elimine aceste dezavantaje. Instrumente moderne au fost utilizate pentru a dezvolta sisteme de
inalta performanta folosind arhitecturi FPGA.
Autorul a studiat comportamentul sistemelor multirata in aplicatia de identificare de
sistem necunoscut, luand in considerare urmatorii pasi:
• A descris un numar de modele MATLAB®/Simulink® continand
in structura lor diferite tipuri de filtre FIR, o serie de categorii de subbenzi (2, 4 si
8) si valori variate pentru parametrii filtrului adaptiv. Informatia de intrare este
reprezentata de un semnal vocal. Toate datele sunt reprezentate in tabele si
descrieri figurative.
• A selectat pentru studiu in detaliu exemplul identificarii de sistem
ce foloseste filtre FIR de tip fereastra Blackman de ordin patru pentru analiza si
sinteza si descompunere in patru subbenzi a semnalului de intrare. A folosit
versiunea normalizata a filtrului adaptiv LMS, datorita robustetii si stabilitatii
dovedite. Asa cum a fost asteptat, dupa procesarea multirata, comportamentul
sistemului se modifica in functie de numarul de subbenzi utilizate. Motivul este

numarul redus de calcule pe fiecare subbanda. Apare din pacate nedoritul efect
‚alias’, minimizand calitatea semnalului.
ERLE defineste masura performantei, ca raportul dintre puterea semnalului dorit si
puterea semnalului rezidual.
Exemplul aplicatiei de identificare de sistem folosind descompunerea in subbenzi a
semnalului de intrare a fost implementata de asemenea folosind un concept special si modern,
numit Xilinx System Generator. Acesta reprezinta o extensie a mediului MATLAB®/Simulink®
pusa la dispozitie de catre Xilinx si consta intr-o librarie numita Xilinx Blockset ce poate fi
mapata direct in componentele hardware FPGA. Placa de dezvoltare folosita este Digilent
Spartan-3E, datorita facilitatilor specifice in ceea ce priveste procesarea digitala de semnal.
iau forma:
Reprezentand un concept nou, contributiile aduse in dezvoltarea sistemelor complexe
de structuri:
• Pentru aplicatia de identificare adaptiva, au fost propuse trei tipuri
o Un sistem pe banda intreaga,
o Un sistem cu descompunerea in doua subbenzi a
semnalului de intrare,
o Un sistem cu descompunerea in patru subbenzi a
semnalului de intrare .
Filtrele de tip trece-jos si trece-sus au fost descrise de functii de tip
fereastra, determinarea coeficientilor filtrelor de analiza si sinteza fiind un
aspect important in eliminarea efectului ‚alias’ introdus de sistemele
multirata. Simulari au fost facute considerand semnalele specifice,
confirmand performanta sistemelor implementate.
• In ceea ce priveste pasul de verificare, a fost realizata co-simulare
hardware. Rezultatele dovedesc comportamentul sistemelor dezvoltate in privinta
convergentei erorii prin intermediul ajustarii coeficientilor.
• Estimarea resurselor FPGA necesare este facuta pentru fiecare caz
in parte, XSG fiind un instrument ce pune la dispozitie informatii pentru
dezvoltatori avand diferite abilitati, permitand dezvoltarea de aplicatii complexe.