Portas de coletor aberto

Prof. Marcelo Andrade da Costa VieiraProfa. LuízaCodáProfa. Maria Stela Veludo de PaivaSEL 415INTROD. À ORGANIZAÇÃODE COMPUTADORES

Totem PoleColetor /Dreno em AbertoTristate

Estágio da Saída de Portas LógicasLSEL/EESC-USP Grupo de Sistemas Digitais• Há três tipos de circuito de saída usados em portaslógicas:• totem pole• coletor aberto• 3- state

Funcionamento de uma portalógicaSEL/EESC-USP Grupo de Sistemas Digitais

Porta NAND TTL ( (totem pole)SEL/EESC-USP Grupo de Sistemas Digitais

Porta NAND TTL – Saídaem “0”SEL/EESC-USP Grupo de Sistemas Digitais

Porta NAND TTL – Saídaem “1”SEL/EESC-USP Grupo de Sistemas Digitais

Ligaçãode Portas lógicasTTLSEL/EESC-USP Grupo de Sistemas Digitais• Necessidade de compartilhamentode duto (fio)• Uma saída em alto e outraem baixo conectadas juntas PROBLEMABA1274003...ONOff...+5V +5VQ 1AQ 2AXQ 1BQ 2BOff...ON...CD123Porta A-saídaPorta B– saída7400

Ligaçãode Portas lógicasTTLSEL/EESC-USP Grupo de Sistemas Digitais• Se a saída de A = 1 (alto) Q 1Aconduz e Q 2A cortado• Se a saída de B = 0 (baixo) Q 1Bcortado e Q 2B conduzQ 2B drenará uma corrente muitoalta (representará u maresistência muito baixacomparada a Q 1A )...ONOff...+5V +5VQ 1AQ 2AXQ 1BQ 2BOff...ON...DANOSPorta A:estágio desaídaPorta B:estágio desaídaSOLUÇÃO remover o transistor ativo dos circ. saída (Q 1 ) saídaem coletor (dreno) aberto

CIRCUITOS DE SAÍDA EMCOLETOR (DRENO) ABERTOSEL/EESC-USP Grupo de Sistemas Digitais

CIRCUITOS DE SAÍDA EMCOLETOR (DRENO) ABERTO+5V +5VSEL/EESC-USP Grupo de Sistemas DigitaisCIRCUITOResistor de pull upQSAÍDA+5VR P• Com saída em 0 (baixo) Qconduzindo...ONOff...• Com saída em 1 (alto) Qcortado CIRCUITO ABERTO necessidade de R pQ 1AQ 2APorta AXQ 1BQ 2BPorta BOff...ON...

CIRCUITOS DE SAÍDA EMCOLETOR (DRENO) ABERTOSEL/EESC-USP Grupo de Sistemas DigitaisCIRCUITOResistor de pull upQSAÍDA+5VR P• Com saída em 1 (alto) Qcortado CIRCUITO ABERTO necessidade de R p Se Q conduz (“ligado”) S = 0 Se Q cortado (“aberto”) S = 1** sem R p V o seriaindeterminada (flutuante)• Com saída em 0 (baixo) Qconduzindo

SEL/EESC-USP Grupo de Sistemas DigitaisPortas de coletor aberto: são portas cujo estágio de saída tem somente um transistor.Como o coletor do transistor está aberto a porta funcionarácorretamente somente quando for conectado um resistor“elevador” externo, Rext.Essas portas podem ter suas saídas conectadas juntas e ligadas aum resistor comum, cujo valor depende do número de saídasBACIRCUITOS DE SAÍDA EM COLETOR(DRENO) ABERTOestágiodeentradaR?Q?NPNRext +5Vfig.a.2.1 - Estágio de saída de uma portacoletor abertoYBACD2323U?A7401U?A7401Y11Y2 1R?Rext +5Vfig.a.2.2 - Portas NAND, 7401, saída coletoraberto, com saídas Y1 eY2 conectadas

CIRCUITOS DE SAÍDA EMCOLETOR (DRENO) ABERTO+5VConexão wired ANDSEL/EESC-USP Grupo de Sistemas DigitaisABC10 KS = A B C Se uma ou mais saídas 0 S = 0 (o zero “vence”) S = 1 apenas se todas as saídas = 1 Mais lento e maior dissipação de potência do que oTTL normal

CIRCUITOS DE SAÍDA EMCOLETOR (DRENO) ABERTOSEL/EESC-USP Grupo de Sistemas Digitais• EX. DE APLICAÇÕES:Drivers7407 – 30V/40mA

Saídas3-State• Necessidade também de compartilhamento de dutoSEL/EESC-USP Grupo de Sistemas Digitais• Característica S em • AltoOE é a entrada decontrole do 3-state• Baixo• Alta impedânciaPorta Inversora com saída 3-state

Saídas3-StateEstágio de saída de uma porta 3-state+5VSEL/EESC-USP Grupo de Sistemas DigitaisAestágiodeentradaU?A1 27404En.fig. a.3.1 - Estágio de saída de uma porta inversora,representado por chaves1212U?A7408U?A740833Q1S?Q2S?YAU?AS?1 2En.AEn.U?A1 27404YYSe En = “0”, Q1 e Q2 permanecem abertos e a saída Y fica emalta impedância, estado esse representado pela letra Z .

Saídas3-StateSEL/EESC-USP Grupo de Sistemas Digitais• Saídas de CIs com 3-state podem ser conectadasjuntas sem causar problemas à velocidade dechaveamento (mesma velocidade dos TTL comuns)• Quando várias portas 3-state são ligadas juntas,apenas uma deve ser habilitada por vez! (podedanificar o dispositivo)

Buffers tristate não inversores10SEL/EESC-USP Grupo de Sistemas Digitais

- Tristate usados para conectar algums sinais a umbarramento comum;- Condiçõespara transmitir o sinal B para o barramento.SEL/EESC-USP Grupo de Sistemas Digitais

Conflito no barramento se não for utilizada portastristateSEL/EESC-USP Grupo de Sistemas Digitais

SímbolotristateSEL/EESC-USP Grupo de Sistemas Digitais

Resistor de Pull-up up de entrada10 KWSEL/EESC-USP Grupo de Sistemas Digitais• Permite a ligação de teclados,botões, etc..• Não significa entrada emdreno aberto!• Alguns microcontroladorestêm pull-ups internos paraeste fim.A 0

Barramento de dados/endereendereçosduto D0 – D7SEL/EESC-USP Grupo de Sistemas Digitais

Registrador TristateSEL/EESC-USP Grupo de Sistemas Digitais

Registrador TristateSEL/EESC-USP Grupo de Sistemas Digitais

Registrador TristateSEL/EESC-USP Grupo de Sistemas Digitais

SEL/EESC-USP Grupo de Sistemas Digitais

Barramento bidirecionalSEL/EESC-USP Grupo de Sistemas Digitais

Portas de três estados (“3-state(state”)SEL/EESC-USP Grupo de Sistemas Digitais/1G1A2A3A4AU?A1 2c. Exemplo de CircuitosU?A1 2U?A1 2U?A1 2U?A1 2/1G Yi0 Ai1 Z1Y2Y3Y4YA1A2A8/DIR1 2 {ID}1/2 74LS244 74LS2451322U?AU?AU?A1 2U?A2U?A111 2U?A2U?A74081132U?A7408B1B2B8/G/G /DIR operação0 0 Bi para Ai0 1 Ai para Bi1 x ZD1D2D8GOCff dDCK{Value}ff dDCK{Value}ff dDCK{Value}QQQU?A1 2U?A1 2U?A1 2U?A1 274LS373Para G= “1’OC Qi0 Q dos FF1 ZQ0Q1Q8

Exemplo de AplicaçãoMICROPROCESSADOR168SEL/EESC-USP Grupo de Sistemas DigitaisA0-A15D0-D7/RD/WR/RD/WR824/WR/CS14OULógicadeseleçãoInterfaceParalelade Saída(latch)4/CS3/CS2/CS1CHAVESLEDS/RD/CS3CHAVES/RDOUOU44 4InterfaceParaleladeEntrada1(3-statestate)InterfaceParaleladeEntrada2(3-statestate)4

SEL/EESC-USP Grupo de Sistemas Digitais/WR/RDD0-D7A0-A15uP8{Value}ff d{Value}QDCK+5V +5VD2D3D4D54D1D2D3D4D3D4D5D64+5V/RD/RD+5VU?74ALS373D03D14D27D38D413D514D617D718OC1G11Q02Q15Q26Q39Q412Q515Q616Q719U?74ALS373D03D14D27D38D413D514D617D718OC1G11Q02Q15Q26Q39Q412Q515Q616Q719U?74LS2441A121A241A361A482A1112A2132A3152A4171G12G191Y1181Y2161Y3141Y4122Y192Y272Y352Y43U?A1 2R?D?D?D? D?U?7442A15B14C13D120112233445566779810911U?A 7402231U?A7432123U?A7432123DCBAExemplo de AplicaExemplo de Aplicaçãoão/RD/WRMicrop./G1/G2

Exemplo de AplicaçãoComo o microprocessador lê de um conjunto de chaves:SEL/EESC-USP Grupo de Sistemas Digitais• o microprocessador gera um endereço que seleciona uma dasinterfaces que contem o conjunto de chaves do qual se quer ler;• O microprocessador gera o sinal de leitura /RD;• O sinal de seleção /CS mais o sinal de leitura atuam na entradade controle da interface de forma a habilitar a passagem dosvalores das chaves daquele conjunto, para as saídas Qi, eportanto para o duto de dados.• O microprocessador lê essa informação no final do sinal deleitura e guarda-a internamente num dos registradores internos

Exemplo de AplicaçãoAlgoritmo para ler da Chaves e mostrar nos ledsSEL/EESC-USP Grupo de Sistemas DigitaisDuto de dados : D7 D6 D5 D4 D3 D2 D1 D0Chaves 2ledsChaves 1A: acumulador, que é um registrador de 8 bitsAlgoritmo para ler das chaves e mostrar valor nos leds:1. lê chaves 1 e guarda em A2. rotaciona A uma vez à esquerda3. grava no circuito dos leds4. chama rotina de espera5. lê chaves 2 e guarda em A2. rotaciona A uma vez à direita3. grava no circuito dos leds

Exemplo de AplicaçãoDetermine a faixa de endereço que seleciona cada interfaceSEL/EESC-USP Grupo de Sistemas DigitaisA15 A14 A13 A12 A11 A10 A9 A8 A7A6 A5 A4 A3 A2 A1 A00 1 0 1 X X X X X X X X X X X X - LEDS0 1 1 0 X X X X X X X X X X X X - Chaves10 1 1 1 X X X X X X X X X X X X - Chaves2Em Hexadecimal:LEDS: 5000H a 5FFFHChaves1: 6000H a 6FFFHChaves2: 7000H a 7FFFHObs: X representa irrelevante.

Conectando chaves e leds numaporta lógicalSEL/EESC-USP Grupo de Sistemas DigitaisChaves sãousadas paraaplicar níveislógicos( 1 ou 0)nas entradas+ 5 V+ 5 VChave aberta: aplica nível 1 na entradaR??R?D?+5VLeds sãousados paravisualizarníveis lógicosde saídas

FIMSEL/EESC-USP Grupo de Sistemas Digitais