Lógica Combinacional Modular e Multi-Níveis - Vision at IME-USP

Nina S. T. Hirata (DCC/IME-USP) — Notas de aula de MAC0329 (2003∼2010) 2da coluna anterior, a coluna s representa o bit soma e c out o novo bit vai-um.As funções s e c out podem ser expressas pora b c in s c out0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1s(a, b, c in ) = (a ⊕ b) ⊕ c inec out (a, b, c in ) = ab + (a ⊕ b)c inEssas funções podem ser realizadas pelo circuito mostrado na figura 1.1. Esse circuito é denominadosomador completo de bits.abcinscoutFigura 1.1: Esquema de um somador completo de bits.Um somador para um número arbitário n de bits pode ser obtido concatenando-se n somadorescompletos de bits, de forma que a saída c out de um módulo alimente a entrada c in do próximo módulo.A figura 1.2 mostra como seria um somador de 4 bits.Ao se concatenar dois somadores de 4 bits é possível obter um somador de 8 bits e assim por diante.Um problema desse tipo de circuito é o tempo de atraso de propagação. Observe-que, o valor domódulo seguinte só estará correto após sua entrada c in ter sido alimentada com o valor da saída c outdo módulo anterior. Então, se supormos que o tempo para a propagação do sinal de entrada para asaída em um somador completo de bits é de 8 ns (8 nanosegundos), então o tempo total de atraso depropagação em um somador de n bits será de 8 ∗ n ns.