universidade feevale luciano paim militão desenvolvimento de um ...

45
Para esclarecer o funcionamento, toma-se como base o estágio zero, já que os outros seguem
o mesmo raciocínio lógico. O flip-flop (FF0) é responsável pelo deslocamento dos bits da
entrada serial (DS) e o LATCH tem como função o armazenamento dos registros.
Considerando o máster reset (MR) em nível lógico alto e o output enable (OE) em nível
lógico baixo têm-se os registradores e saídas em operação.
Se a entrada DS (FF0) estiver em nível lógico alto e um clock (SHCP) for dado numa
borda de subida (transição low-to-high), o próximo estágio receberá a entrada DS e o seu
valor é armazenado no LATCH. A cada clock na borda de subida às entradas vão sendo
transferidas para o estágio seguinte e armazenados nos LATCHs, onde no último estágio o
valor é deslocado para a saída serial (/Q7). Para transferir o valor para a saída paralela, o
clock do storage register (STCP) deve ser colocado na borda de subida, e assim a saída
paralela recebe o valor armazenado no LATCH.
2.6 Encoder e Decoder
Um Encoder (codificador) tem certo número de linhas de entrada, onde somente uma
delas é ativada por vez, e produz um código de saída de N bits, dependendo de qual entrada
está ativada (Tocci, 2000). Na Figura 2.15, tem-se um modelo geral de codificador.