Circuitos Práticos - Saber Eletrônica
Circuitos Práticos - Saber Eletrônica
Circuitos Práticos - Saber Eletrônica
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>Circuitos</strong> <strong>Práticos</strong><br />
Divisores de frequência<br />
com ciclos ativos de 50%<br />
Em edições anteriores levamos<br />
aos leitores seleções de circuitos de<br />
divisores de frequência TTL e CMOS,<br />
com aplicações envolvendo números<br />
pares e ímpares. No entanto,<br />
ficou claro que na maioria dos casos,<br />
as divisões, principalmente por<br />
números ímpares, não resultavam<br />
em sinais com 50% de ciclo ativo. A<br />
forma de obter-se divisão por números<br />
ímpares com 50% de ciclo ativo<br />
é o assunto deste artigo.<br />
Newton C. Braga<br />
48 I SABER ELETRÔNICA 459 I 2012<br />
A<br />
utilização de flip-flops e alguns<br />
elementos adicionais permite a<br />
divisão de frequência de sinais<br />
retangulares por qualquer número<br />
inteiro com facilidade. Entretanto,<br />
as configurações mais conhecidas não<br />
fornecem sinais com 50% de ciclo ativo,<br />
ou seja, o tempo no nível alto não é igual<br />
ao tempo no nível baixo.<br />
Em muitos casos, isso não é um fato<br />
relevante, todavia, existem aplicações<br />
sensíveis a isso e a necessidade de um<br />
circuito com ciclo ativo de 50% pode ser<br />
absoluta. Vejamos como implementar de<br />
forma simples, usando como base flip-<br />
-flops do tipo D (tanto TTL como CMOS),<br />
divisores com sinais quadrados (50% de<br />
ciclo ativo).<br />
Divisor por 3<br />
Na figura 1 mostramos a configuração<br />
típica de um divisor por 3, feito da forma<br />
tradicional com dois flip-flops e uma porta<br />
AND.<br />
As formas de onda obtidas são dadas<br />
junto ao diagrama básico, observando-se<br />
que, realmente, não temos um ciclo ativo<br />
de 50%, mas, menor (33%).<br />
Colocando um flip-flop a mais e duas<br />
portas (NAND e NOR), podemos facilmente<br />
alterar o circuito original e com<br />
isso obter um sinal com 50% de ciclo ativo,<br />
conforme ilustra a figura 2.<br />
Evidentemente, a frequência máxima<br />
de clock deve ser calculada em função<br />
do tempo de trânsito do sinal pelos três<br />
fip-flops.<br />
Divisor por 6<br />
Acrescentando um flip-flop J-K podemos<br />
fazer uma divisão adicional por 2,<br />
veja a figura 3.<br />
No entanto, para manter o ciclo ativo<br />
de 50% é preciso contar com portas adicionais<br />
conforme mostra a mesma figura.<br />
Nela, temos as formas de onda obtidas<br />
nos diversos pontos, observando-se os<br />
pontos em que os sinais não têm os ciclos<br />
ativos de 50%.<br />
Divisor por 9<br />
A divisão por 9 com um ciclo ativo<br />
para o sinal de saída de 50% exige um<br />
circuito mais complexo. Esse circuito é<br />
apresentado na figura 4.<br />
Veja, então, que são necessários flip-<br />
-flops do tipo D e também flip-flops do tipo<br />
F. As formas de onda dos diversos pontos,<br />
inclusive aqueles em que o ciclo ativo não<br />
é 50%, são mostradas na mesma figura.<br />
Divisor por 12<br />
A divisão por 12 pode ser implementada<br />
com o uso de 4 flip-flops tipo J-K e algumas<br />
portas AND adicionais, conforme<br />
exibe a figura 5.<br />
As formas de onda obtidas nos diversos<br />
pontos do circuito são ilustradas<br />
na mesma figura. Observe que existem<br />
diversos pontos em que os ciclos ativos<br />
são bem diferentes dos 50%.<br />
F1. Diagrama básico de um divisor<br />
por 3, e suas formas de onda.