Projeto e Implementação de um Oscilador Monolítico a 2 ... - LSI - USP

ANDRÉS FARFÁN PELÁEZ
Projeto e Implementação de um Oscilador
Monolítico a 2,4 GHz em Tecnologia CMOS
0,35µm.
. Dissertação apresentada à Escola
Politécnica da Universidade de São
Paulo para obtenção do Título de
Mestre em Engenharia Elétrica.
São Paulo
2003

ANDRÉS FARFÁN PELÁEZ
Projeto e Implementação de um Oscilador
Monolítico a 2,4 GHz em Tecnologia CMOS
0,35µm.
. Dissertação apresentada à Escola
Politécnica da Universidade de São
Paulo para obtenção do Título de
Mestre em Engenharia Elétrica.
Área de concentração:
Microeletrônica.
Orientador:
Prof. Wilhelmus A.M. Van Noije.
São Paulo
2003

.
Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade
única do autor e com a anuência do seu orientador.
São Paulo, 15 de janeiro de 2004.
Assinatura do autor
Assinatura do orientador
FICHA CATALOGRÁFICA
Farfán, Peláez Andrés.
Projeto e Implementação de um Oscilador Monolítico a 2,4 GHz em Tecnologia
CMOS 0,35µm/ Andrés Farfán Peláez. – São Paulo, 2003.
87 p.
Dissertação (Mestrado) - Escola Politécnica da Universidade de São Paulo. Departamento
de Engenharia Elétrica.
1. Microeletrônica. 2. Osciladores. 3. Circuitos integrados. I.Universidade
de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas
Eletrônicos II. t.

.
Madre, padre, hermanita: gracias por
apoyarme en esta, otra, locura. Gracias
a Dios parece que acabamos esta pero
todavía faltan mas.

AGRADECIMIENTOS
Agradezco a mi orientador, Profesor Wilhelmus A. M. Van Noije, por su ayuda
durante la elaboración de este trabajo. A mi co-orientador, João Navarro Soares
Jr. por las discusiones, preguntas hechas e respuestas dadas durante todo este
tiempo.
Agradezco el apoyo del Conselho Nacional de Desenvolvimento Científico e
Tecnológico (CNPq) que me otorgou una beca, a la Fundação de Amparo à Pesquisa
do Estado de São Paulo (FAPESP) que financió la fabricación de los circuitos
integrados, a las personas del Laboratório de Sistemas Integráveis (LSI) e
a las personas del Laboratorio de Medidas del LME/EPUSP.
A Gustavo Adolfo Cerezo, ”el mejor amigo”que hizo la negociación y ayudó
a que yo conociera estes lares, con quien , se quiera o no, se discute de todo.
A Rubén Darío Echavarria, compañero en esta travesía, ejemplo y mal ejemplo,
ayuda pa’las buenas y pa’las malas. A Eduard, el hombre correcto del grupo. A
Angel, la persona ”motivadora”. A Elkim, el estudioso y serio. A Luiz Carlos
Moreira, ejemplo de disciplina. A los otros amigos del grupo, colombianos y
brasileños que no puedo nombrar todos porque son bastantes.

Resumo
Na tentativa de obter produtos portáveis de comunicação sem fio que satisfaçam
os requerimentos de tamanho, confiabilidade, consumo de potência e
preço cada vez mais exigentes do mercado, a implementação de circuitos transceptores
RF integrados num só circuito é o objetivo de muitas pesquisas. Um dos
blocos destes transceptores é o oscilador que terá que gerar um sinal periódico
mais puro e estável possível.
Neste trabalho descrevem-se o papel do VCO num circuito transceptor RF,
define-se o conceito de ruído de fase em osciladores, explica-se o efeito do ruído
de fase tanto na recepção como na transmissão, explica-se dois modelos do ruído
de fase do oscilador, apresenta-se uma fórmula simples para o cálculo das especificações
do ruído de fase em função das especificações do sistema de rádio,
projeta-se um oscilador visando cumprir as especificações do ruído de fase do
Bluetooth e realizam-se as simulações necessárias para a caracterização da faixa
de freqüência de operação do circuito, do ruído de fase do circuito e da amplitude
de oscilação do circuito projetado.
Projetou-se e implementou-se um oscilador controlado por tensão numa tecnologia
0,35 µm CMOS operando a 2,4 GHz. Foi escolhida uma topologia de
oscilador de Gm negativo NMOS para a implementação. O projeto baseou-se na
obtenção de um indutor com as menores perdas possíveis. Para caracterizar o
indutor, simularam-se várias estruturas com o programa ASITIC. As simulações
do circuito mostram um consumo de potência de 6,6 mW, amplitude de oscilação
de 0,9 Volts, freqüência de operação de 2,28 GHz até 2,56 GHz e ruído de fase de
-128dBc/Hz@3MHz.
Os testes do circuito mostraram que o oscilador possui uma faixa de variação
de freqúência de 2.21 GHz até 2.53 GHz. Esta faixa está próxima dos resultados
vistos na simulação e ainda inclui a freqüência de oscilação para a qual o circuito
foi projetado. Dos dados de amplitude de oscilação observados no nó de saída
do buffer pode-se inferir que a amplitude do sinal na saída do oscilador está
próxima dos resultados vistos na simulação. Os testes foram feitos com uma
fonte de alimentação de 3,3 V e aplicando uma corrente de 2 mA ao oscilador,
estes valores de polarização foram os mesmos usados durante as simulações.

Abstract
In order to get portable wireless communication products driven by downsizing,
reliability, power consumption and price requirements everyday stronger
in the market, the implementation of on-chip transceiver RF circuits has been
the aim of many research groups. A fundamental block of the transceiver is the
Voltage-Controlled-Oscillator, which must generate a pure and stable signal.
This work describes the role of the VCO in the transceiver RF circuits, defines
the phase noise concept in oscillators, explains the phase noise effect in the transmission
and reception process, presents a simple equation to estimate the phase
noise specification, presents the design of an oscillator considering as reference
the Bluetooth phase noise specification. Also, the simulation results of output
waveforms, tuning range and phase noise are shown.
A 2.4 GHz Voltage-Controlled-Oscillator was designed and processed in a 0.35
µm CMOS technology. A Negative-Gm NMOS topology was chosen and the design
was based on the use of an inductor with low parasitic resistance. ASITIC
program was used to simulate a number of full-integrated planar inductor structures.
Simulations of the final VCO show a power dissipation of 6.6 mW, 0.9 V oscillation
amplitude, a 2.28 GHz - 2.56 GHz tuning range and -128dBc/Hz@3MHz
phase noise.
The experimental results of the circuit show a 2.21 GHz - 2.53 GHz tuning
range, range which includes the expected oscillation frequency. The measurement
of frequency range and oscillation amplitude are near the simulation results. The
test was done drawing 2 mA from a 3.3 V supply.

Sumário
1 Introdução 1
1.1 Motivação e Justificativa . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 O Problema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.4 Organização do Documento . . . . . . . . . . . . . . . . . . . . . 7
2 Projeto do Circuito Oscilador 9
2.1 Introdução . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2 Considerações sobre o Ruído de Fase em Osciladores . . . . . . . . 10
2.2.1 Ruído de Fase . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.2.2 O Espectro do Ruído de Fase . . . . . . . . . . . . . . . . 13
2.2.3 Modelo LTI . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.2.4 Modelo LTV . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.5 Especificações do Ruído de Fase . . . . . . . . . . . . . . . 22
2.3 Descrição do Circuito Oscilador . . . . . . . . . . . . . . . . . . . 27
2.3.1 Indutor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.2 Varactor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.3.3 Circuito Ativo . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.4 Implementação e Simulação do Circuito Oscilador . . . . . . . . . 39
2.4.1 Esquema Elétrico do Oscilador . . . . . . . . . . . . . . . 39
2.4.2 Layout do Circuito Oscilador . . . . . . . . . . . . . . . . 50
2.4.3 Simulações Pós-Layout . . . . . . . . . . . . . . . . . . . . 58
3 Resultados Experimentais do oscilador 69
3.1 Análise espectral do sinal de saída . . . . . . . . . . . . . . . . . . 72
3.2 Faixa de variação da Freqüência de oscilação . . . . . . . . . . . . 72
3.3 Amplitude de Saída . . . . . . . . . . . . . . . . . . . . . . . . . . 74
I

3.4 Ruído de fase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4 Conclusões e Recomendações 77
4.1 Conclusões . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.2 Recomendações . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
A Arquivo de Parâmetros da Tecnologia para ASITIC 80
Referências Bibliográficas 83
II

Lista de Figuras
1.1. Ruído de fase de vários osciladores operando na faixa de freqüência
de 2 GHz, medido a 100 KHz da freqüência de oscilação [1]. . . . 2
1.2. Circuito transceptor RF. . . . . . . . . . . . . . . . . . . . . . . . 3
1.3. Diagrama de blocos de um PLL . . . . . . . . . . . . . . . . . . . 3
1.4. Topologias de Osciladores: (a) Oscilador a cristal; (b) Oscilador de
relaxação; (c) Oscilador em anel com inversores; (d) Oscilador LC. 5
2.1. Modelos do oscilador: (a) Dois terminais; (b) Um terminal. . . . . 10
2.2. Espectro de potência de: (a)Um oscilador ideal; (b) Um oscilador
real. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.3. Efeito do ruído de fase na recepção: (a) Sinais antes de serem
misturados; (b) Sinais na saída do mixer. . . . . . . . . . . . . . . 12
2.4. Efeito do ruído de fase na transmissão. . . . . . . . . . . . . . . . 12
2.5. Modelo de Leeson da densidade espectral de potência do ruído de
fase em torno de ω o . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.6. Oscilador LC básico. . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.7. (a) Impulso aplicado no pico do sinal; (b) Impulso aplicado no
cruzamento com zero. . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.8. Evolução do espectro de potência do ruído do circuito até o espectro
de potência do ruído de fase: (a) Densidade espectral da fonte de
ruído; (b) Densidade espectral da fase de oscilação; (c) Densidade
espectral da tensão de saída do oscilador. . . . . . . . . . . . . . . 21
2.9. Entrada de um receptor com fonte de tensão. . . . . . . . . . . . . 23
2.10. O fenômeno de Blocking . . . . . . . . . . . . . . . . . . . . . . . 23
2.11. Cálculo simples do ruído de fase do circuito oscilador. . . . . . . . 24
2.12. Diagrama de um modulador GFSK. . . . . . . . . . . . . . . . . 26
III

2.13. Topologias de osciladores LC: (a) Par cruzado NMOS; (b) Par
cruzado CMOS; (c) Colpitts. . . . . . . . . . . . . . . . . . . . . . 27
2.14. Modelo tipo π completo do indutor. . . . . . . . . . . . . . . . . 30
2.15. Modelo tipo π do indutor gerado por ASITIC. . . . . . . . . . . . 31
2.16. Indutância versus Diâmetro externo . . . . . . . . . . . . . . . . 32
2.17. Resistência série versus Indutância . . . . . . . . . . . . . . . . . 32
2.18. Diodos varactores: (a) Esquema elétrico; (b) Estrutura física . . 33
2.19. Modelo de um terminal do oscilador. . . . . . . . . . . . . . . . . 36
2.20. Circuito para o cálculo da impedância do par cruzado. . . . . . . 36
2.21. Modelo de pequeno sinal do par cruzado. . . . . . . . . . . . . . . 37
2.22. Circuito equivalente da fonte de corrente. . . . . . . . . . . . . . 37
2.23. Modelo modificado de pequeno sinal do par cruzado. . . . . . . . 37
2.24. Esquema elétrico do VCO. . . . . . . . . . . . . . . . . . . . . . . 39
2.25. Capacitância versus Indutância com F osc = 2, 4 GHz. . . . . . . . 40
2.26. Valores máximos de R eff em função de L para alcançar ruído de
fase de -121dBc/Hz@3MHz. . . . . . . . . . . . . . . . . . . . . . 42
2.27. Amplitude de oscilação em função de L considerando o máximo
valor calculado de R eff para alcançar a especificação de ruído de
fase -121dBc/Hz@3MHz. . . . . . . . . . . . . . . . . . . . . . . . 42
2.28 Modelo π gerado por ASITIC do indutor escolhido. . . . . . . . . 43
2.29. Diagrama esquemático do circuito oscilador completo (Dimensões
dos transistores W/L em µm). . . . . . . . . . . . . . . . . . . . . 44
2.30. Buffer tipo seguidor de fonte: (a) Circuito elétrico; (b) Modelo de
pequeno sinal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
2.31. Modelo simplificado para altas freqüências do circuito seguidor de
fonte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
2.32. Circuito de polarização. . . . . . . . . . . . . . . . . . . . . . . . 47
2.33. Ganho do circuito de polarização em função da relação K = C/C seg . 48
2.34. Curva C in /C seg em função do parâmetro K = C/C seg . . . . . . . 49
2.35. Esquema elétrico do buffer para teste (Dimensões dos transistores
W/L em µm). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.36. Circuito oscilador: (a) Diagrama Elétrico; (b) Layout. . . . . . . . 51
2.37. Layout dos indutores. . . . . . . . . . . . . . . . . . . . . . . . . 52
2.38. Varactor: (a) Estrutura física; (b)Layout. . . . . . . . . . . . . . . 54
IV

2.39. Par cruzado NMOS: (a) Diagrama elétrico; (b) Layout. . . . . . . 55
2.40. Layout da fonte de corrente. . . . . . . . . . . . . . . . . . . . . . 55
2.41. Layout do buffer. . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.42. Layout dos capacitores: (a) 600 fF; (b) 2,4 pF. . . . . . . . . . . 57
2.43. Layout do primeiro seguidor. . . . . . . . . . . . . . . . . . . . . 57
2.44. Layout do segundo seguidor. . . . . . . . . . . . . . . . . . . . . . 58
2.45. Simulação no tempo para vários tipos de parâmetros de processo.
Formas de onda nas saídas do: (a) Oscilador (typical); (b) Buffer
(typical); (c) Oscilador (slow); (d) Buffer (slow); (e) Oscilador
(fast); (f) Buffer(fast) . . . . . . . . . . . . . . . . . . . . . . . . 60
2.46. Simulação em regime permanente para vários tipo de parâmetros
de processo. Formas de onda nas saídas do: (a) Oscilador (typical);
(b) Buffer (typical); (c) Oscilador (slow); (d) Buffer (slow); (e)
Oscilador (fast); (f) Buffer(fast) . . . . . . . . . . . . . . . . . . . 61
2.47. Freqüência de oscilação versus Tensão de controle. . . . . . . . . . 62
2.48. Amplitude de oscilação versus tensão de controle . . . . . . . . . 63
2.49. Potência de saída versus tensão de controle . . . . . . . . . . . . 64
2.50. Freqüência de oscilação versus corrente de polarização do oscilador,
com V ctrl =1,85 V. . . . . . . . . . . . . . . . . . . . . . . . . 65
2.51. Corrente de polarização do oscilador versus corrente de referência
do espelho de corrente (I osc ). . . . . . . . . . . . . . . . . . . . . . 66
2.52. Amplitude de oscilação versus corrente de polarização do oscilador 67
2.53 Ruído de fase do oscilador. . . . . . . . . . . . . . . . . . . . . . . 67
3.1. Microfotografia do chip fabricado. . . . . . . . . . . . . . . . . . . 70
3.2. Esquema da montagem para o teste do protótipo. . . . . . . . . . 71
3.3. Placa para teste do circuito. . . . . . . . . . . . . . . . . . . . . . 71
3.4. Espectro de potência do oscilador, foto da tela do analisador de
espectro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
3.5. Freqüência de oscilação versus Tensão de controle (Vctrl). . . . . . 74
3.6. Amplitude de oscilação no nó VNN versus Tensão de controle. . . 74
3.7. Espectro da potência de saída do oscilador. span=10 Mhz. . . . . 75
V

Lista de Tabelas
2.1 Especificações de Sinais de interferência - Bluetooth . . . . . . . . 26
2.2 Resultados de simulação do ruído de fase [dBc/Hz] . . . . . . . . 68
3.1 Equipamento utilizado para realizar os testes. . . . . . . . . . . . 69
VI

.
Lista de Símbolos
ω 0
φ(t)
L{∆ω}
∆ω
P sig
k
T
F
Q
Freqüência angular de oscilação
Variação aleatória na fase do sinal
Ruído de fase medido a ∆ω da freqüência de oscilação
Distância da freqüência de oscilação
Potência da portadora
Constante de Boltzman
Temperatura absoluta
Fator de ruído do oscilador
Fator de qualidade do circuito ressonador
∆ω 1/f 3 Freqüência limite entre as regiões 1/∆ω 3 e 1/∆ω 2
G M,Rx
dV 2 out,Rx
R P
df
R L
R C
R eff
F GM
h φ (t, τ)
Γ(x)
q max
u(t)
c n
Transcondutância necessária para repor as perdas da resistência R x e
obter uma função de transferência com ganho exatamente igual a um
na freqüência de oscilação
Densidade do ruído gerado por R x a freqüências
próximas da freqüência
de oscilação
Resistência em paralelo com o circuito tanque
Variação da freqüência de oscilação
Resistência parasitária em série com o indutor
Resistência parasitária em série com o capacitor
Resistência efetiva, resistência equivalente a todas as resistências do circuito
Fator do ruído do amplificador
Variação da fase ao aplicar um impulso de corrente no instante t
Função de sensibilidade ao impulso (ISF)
Máximo incremento de carga
Função passo unitário
Coeficiente n-ésimo da ISF
VII

θ n
i 2 n
∆f
Γ rms
S BL
S Des
V A
I osc
V bias
I Ibuff
V CT RL
Fase da n-ésima harmônica de ISF
Densidade espectral de potência da fonte de ruído
Valor RMS da ISF
Potência do sinal de bloqueio
Potência do sinal desejado
Amplitude de oscilação
Corrente de polarização do oscilador
Tensão de polarização do buffer
Corrente de polarização do buffer
Tensão de controle de freqüência de oscilação
VIII

.
Lista de Abreviaturas
BER Bit Error Ratio
FSK Frequency Shift Key
GFSK Gaussian Frequency Shift Key
ISF Impulse Sensitiviy Function
LAN Local Area Network
LNA Low Noise Amplifier
LO Local Oscillator
LTI Linear Time Invariant
LTV Linear Time Variant
PA Power Amplifier
PLL Phase-Locked Loop
RF Radio Frequency
SAWR Surface Acoustic Wave Resonator
SNR Signal-to-Noise Ratio
VCO Voltage Controlled Oscilator
RBW Resolution Bandwidth
IF Intermediate Frequency
IX

Capítulo 1
Introdução
1.1 Motivação e Justificativa
O crescimento rápido e contínuo do mercado de produtos de comunicação sem fio
tais como pagers, telefones celulares, sistemas de comunicação pessoal e comunicação
em rede local (LAN) tem motivado as pesquisas nos circuitos integrados
para rádio freqüência.
Os sistemas de comunicação sem fio cresceram rapidamente durante os últimos
anos devido à integração de estratégias de codificação digital e processamento
digital de sinais. Este avanço foi gerado pelo desenvolvimento de tecnologias
de alto desempenho e baixo custo, condição que permitiu a implementação de
funções complexas num só circuito integrado. Esta capacidade deu aos projetistas
a possibilidade de usar sistemas mais elaborados de modulação/demodulação e
detecção/correção de erros, técnicas que deram origem a canais de comunicação
mais confiáveis e com maior capacidade de transferência.
Embora os circuitos comerciais atuais usem tecnologia BiCMOS ou Arseneto
de Gálio, existe muito interesse na criação de circuitos implementados totalmente
com tecnologia CMOS, devido aos seus custos mais baixos de produção e principalmente
a sua alta capacidade de integração [2, 3].
A Fig. 1.1 mostra o ruído de fase de vários VCO monolíticos operando na
faixa de freqüência de 2 GHz, medido a 100 KHz da freqüência de oscilação,
em função do consumo de potência [1]. Esta figura não mostra uma tendência
que permita a escolha de uma tecnologia ótima para a implementação do VCO.
Históricamente, implementações em tecnologia Si BJT foram preferidas por causa
dos menores níveis de ruído 1/f, característica importante em aplicações com
1

2
Figura 1.1. Ruído de fase de vários osciladores operando na faixa de freqüência
de 2 GHz, medido a 100 KHz da freqüência de oscilação [1].
largura de banda estreita. Porém, implementações em tecnologia CMOS também
mostram resultados comparáveis. Uma possível causa disto é a maior linearidade
dos dispositivos, o que minimiza a conversão a altas freqüências dos componentes
de ruído em baixa freqüência. Os trabalhos com circuitos ressoadores externos
apresentam o melhor desempenho já que a pureza da saída do sinal gerado pelo
oscilador é determinada pela qualidade do circuito ressoador utilizado.
O mercado de consumo impõe que os circuitos criados sejam cada vez de
menor custo, menor consumo de potência e produzidos em quantidades maiores.
A evolução vista nos circuitos digitais CMOS poderia sugerir que esta tecnologia
é a base ideal para a implementação de circuitos, uma vez que os custos de
fabricação por função baixaram com o avanço tecnológico onde cada vez mais
há a redução das dimensões dos transistores e maior capacidade de integração.
Porém, a concepção de circuitos transceptores RF exige ao projetista considerar
mais parâmetros do que no projeto de circuitos digitais. Os circuitos digitais usam
como parâmetros de medida de desempenho a potência dissipada, a velocidade
de operação e o rendimiento de fabricação (yield), enquanto que os blocos do
transceptor RF devem considerar questões tais como o ruído, a linearidade, o
ganho e a eficiência [4].
Nos nossos dias, grupos de pesquisa de universidades e de indústrias de todo
o mundo estão trabalhando nesta área. A pesquisa ainda está em evolução e
os trabalhos incluem desde a fabricação e caracterização de elementos passivos

3
integrados [5-9] até o projeto e implementação de sistemas completos de transmissão/recepção
[10-12].
A Fig. 1.2 apresenta um circuito completo de transmissão e recepção, e mostra
os principais blocos que o compõem, tais como o amplificador de baixo ruído
(LNA), o amplificador de potência (PA), o mixer, o oscilador local (LO), os
filtros, o conversor A/D, o conversor D/A e o sistema de processamento digital
de sinais.
1.2 O Problema
Um sistema transceptor de radiofreqüência é mostrado na Fig. 1.2 [13], observase
que tanto a transmissão quanto a recepção requerem um oscilador local que
seja ajustado com passos bem definidos dentro de uma banda de freqüência.
Para aplicações móveis integradas em silício este sintetizador de freqüência é
implementado típicamente como um PLL (Phase-Locked Loop).
Filtro
Duplexor
LNA
PA
Filtro
Passabanda
Filtro
Passabanda
LO
Mixer
Sintetizador
de Frequência
VCO
Conversor
A/D
Conversor
D/A
Sistema
de
Processamento
Digital
de
Sinais
Mixer
Figura 1.2. Circuito transceptor RF.
F ref
Detector
de Fase
Filtro
VCO
F out
F div
Divisor de
Freqüência
/N
Figura 1.3. Diagrama de blocos de um PLL
A Fig. 1.3 mostra um diagrama de blocos de um PLL, nessa classe de circuitos
a freqüência do sinal de saída de um oscilador controlado por tensão (VCO -
Voltage Controlled Oscillator) é dividida por uma variável N. O sinal resultante
(F div ) é comparado com um sinal com freqüência de referência (F ref ) no detetor
de fase, o qual dá um sinal proporcional à diferença de fase entre as suas duas

4
entradas. Este sinal passa por um filtro passa-baixos e a saída deste último é a
tensão que controla o VCO. Uma vez que o circuito se estabiliza, as duas entradas
do circuito detetor de fase terão uma relação constante de fase, e portanto, a
mesma freqüência, a freqüência do sinal de saída será descrita por:
onde:
F out = N.F ref (1.1)
F out
N
F ref
: Freqüência do sinal de saída do PLL;
: Módulo do divisor de freqüência;
: Freqüência do sinal de referência.
Se a freqüência de saída aumentar, a diferença de fase entre F div e F ref mudará
e o VCO terá que ser sintonizado a uma freqüência menor, até a saída voltar à
freqüência correta. Como o oscilador controlado por tensão é um bloco essencial
do PLL, e por conseguinte importante no circuito transceptor, neste trabalho
pretendemos estudar e projetar um VCO totalmente integrado.
As especificações dos sistemas de comunicação atuais estabelecem canais cada
vez mais estreitos e para cumprir com estas exigências a saída do oscilador local
teve ser um sinal senoidal tão puro e estável quanto for possível. O oscilador
ideal deve gerar um sinal sem ruído de fase, ser sintonizado numa faixa fixa de
freqüência, além de ser insensível à carga na saída, às variações de temperatura,
às variações no processo de fabricação e às variações na tensão de alimentação.
Porém, os osciladores implementados com tecnologia CMOS estão longe desse
ideal.
Várias classes de osciladores existem, como [14]: a cristal, em anel, de relaxação
e LC, entre outros. O oscilador baseado em cristal é o que tem a
freqüência de oscilação mais estável e a sua implementação só precisa de um
transistor e um par de capacitores (Fig. 1.4.a). Existem cristais com freqüências
de ressonância de até várias centenas de MHz, por causa disto esta classe de
oscilador é ideal para gerar relógios e circuitos digitais ou sinais de referência de
sintetizadores de freqüência. Outra opção de componente ressoador é o SAWR
(Surface Acoustic Wave Resonator), ele é feito colocando linhas de metal sobre
a superfície de um substrato piezoeléctrico. Os osciladores baseados em SAWR

5
V dd
(a)
V dd
V P con
M 5 M 6
C 1
Q 1 C 2
X 1
C
I 1 I 2
M 1 M 2
M 3 M 4
V Ncon
(b)
V dd
(d)
L 1 L 2
C 1
INV 1 INV 2 INV 3
M 1 M 2
(c)
Figura 1.4. Topologias de Osciladores: (a) Oscilador a cristal; (b) Oscilador de
relaxação; (c) Oscilador em anel com inversores; (d) Oscilador LC.
não oferecem a estabilidade ante mudanças de temperatura que um oscilador a
cristal possui, mas têm ruído de fase menor, menos sensibilidade a vibrações e
freqüências de ressonância da ordem de Gigahertz [15, 16]. Tanto os osciladores
baseados em cristal e nem os osciladores baseados em SAWR são totalmente
integráveis, então não serão levados em consideração neste trabalho.
O oscilador de relaxação (Fig. 1.4.b) consta de um capacitor C que é carregado
alternadamente pelas correntes I 1 e I 2 . A freqüência de oscilação é modificada
variando a corrente de carga. O problema desta topologia é que para diminuir
o ruído de fase é preciso aumentar o consumo de potência do circuito, condição
que não permite que seja útil em dispositivos portáteis.
O oscilador em anel com inversores (Fig. 1.4.c) é o mais simples e o mais fácil
de ser integrado de todos. A freqüência é modificada controlando os atrasos dos
inversores pelo controle da corrente mudando a polarização dos transistores. O
problema deste oscilador é seu ruído de fase devido à comutação contínua dos
inversores, ou seja, este oscilador é inadequado para aplicações RF.

6
Embora os osciladores de relaxação e em anel alcancem freqüências de operação
da ordem de GigaHertz, quando implementados em tecnologias submicrométricas,
e não precisem de componentes externos para suas operações, seus desempenhos
em ruído de fase deixam muito a desejar. A redução do ruído de fase implicaria
em um incremento na potência consumida, tornando estes circuitos impróprios
para aplicações de comunicação portátil.
O oscilador sintonizado LC (Fig. 1.4.d) é uma opção que provê uma solução
totalmente integrável. Dado que sua resposta em freqüência depende de um circuito
tanque LC, espera-se que, no caso de ter uma boa implementação destes
elementos, isto é, implementação que minimize os componentes parasitários e procure
obter o melhor fator de qualidade dentro dos limites dados pela tecnologia,
o espectro em freqüência seja mais puro do que aquele alcançado com osciladores
do tipo relaxação ou anel.
Por outro lado, a implementação de indutores integrados CMOS com um fator
de qualidade alto não é fácil. Como o indutor é um elemento para armazenar
energia magnética, os fatores que diminuem esta energia são considerados elementos
parasitários. Isto é o que acontece com a resistência e capacitância inerentes
a uma implementação em tecnologia CMOS. O resistor dissipa energia por causa
das suas perdas ôhmicas e o capacitor armazena energia em suas placas reduzindo
o fator de qualidade. Para melhorar o fator de qualidade dos indutores,
tanto novas características de tecnologia como novas estratégias de projeto têm
sido utilizadas: o uso de múltiplas camadas de metal [17] e fios de ligação entre
PADs internos do circuito como indutores [18] para reduzir sua resistência; o uso
de substratos de alta resistividade [19], de óxido espesso, de estruturas “pattern
ground shielding” [20] ou de corrosão do substrato por baixo do indutor [21] para
diminuir as perdas por correntes surgidas no substrato; o uso de simuladores
eletromagnéticos 2D e 3D [22] ou de simuladores mais simples especialmente projetados
[6] para obter as características elétricas do indutor. A implementação
do indutor ainda é um tema de estudos. Procura-se produzir um indutor com
o menor efeito de elementos parasitários e implementado num processo CMOS
padrão sem passos de fabricação adicionais.
O PLL controla eletronicamente a freqüência de oscilação do VCO, para permitir
essa variação de freqüência é preciso contar com um varactor que mude
a freqüência de ressonância do circuito tanque. Este varactor é implementado

7
tipicamente das seguintes maneiras: 1) Diodo, região P + sobre poço N por exemplo,
polarizado reversamente [23]; 2) Transistor operando em inversão [23]; 3)
Transistor operando em acumulação [7], [24]. A comparação entre os diferentes
varactores é feita em função da porcentagem de variação de capacitância permitida
e do seu fator de qualidade.
Existem diversos trabalhos publicados sobre modelos de ruído do oscilador,
sobre implementações de VCO’s e sobre técnicas para reduzir o ruído de fase. Este
trabalho pretende explorar as diversas teorias do ruído de fase, obter critérios para
o desenho e implementar um oscilador totalmente integrado que opere a 2,4 GHz.
1.3 Objetivos
O objetivo geral deste trabalho é o estudo e implementação de um oscilador
controlado por tensão, totalmente integrado, que opere na freqüência de 2,4 GHz,
projetado com a tecnologia CMOS de 0,35µm (4 níveis de metal e 2 níveis de
polisilicio)[25].
Os objetivos específicos para cumprir o objetivo geral são:
• Estudo do modelo de ruído de fase do oscilador;
• Projeto e implementação do oscilador para operar na freqüência esperada;
• Determinação da técnica de teste do oscilador e avaliação do circuito projetado.
1.4 Organização do Documento
O capítulo 1 apresentou as razões que motivaram fazer este trabalho, o papel do
oscilador dentro de um sistema transceptor como um bloco essencial do sintetizador
de freqüência e uma comparação das características de algumas classes de
osciladores visando determinar a melhor opção para a integração de um VCO em
tecnologia CMOS.
O capítulo 2 apresenta o projeto do circuito oscilador. O capítulo está dividido
em seções que descrevem: os modelos de um terminal e de dois terminais
do oscilador; a definição, os efeitos na transmissão e recepção, e a modelagem do

8
ruído de fase; a topologia do oscilador escolhido para a implementação e a modelagem
de cada um dos seus componentes; o layout do oscilador implementado e
os resultados das simulações feitas.
O capítulo 3 apresenta os resultados experimentais do circuito oscilador.
O capítulo 4 lista as conclusões finais do trabalho e resume as recomendações
a ter em conta para o projeto de circuitos osciladores integrados.

Capítulo 2
Projeto do Circuito Oscilador
2.1 Introdução
Neste capítulo, inicialmente são apresentados os modelos de um terminal e de dois
terminais do oscilador. A seção 2.2 mostra a definição do ruído de fase, os seus
efeitos na transmissão e recepção, o modelo empírico da sua densidade espectral,
um modelo Linear Invariante no Tempo (LTI), um outro modelo Linear Variante
no Tempo (LTV) e o cálculo da especificação do ruído de fase do oscilador. A
seguir, a seção 2.3 descreve o oscilador escolhido para a implementação e o modelamento
de cada um dos seus componentes. E por último, a seção 2.4 apresenta
o oscilador implementado e os resultados das simulações feitas.
O oscilador é um circuito sem entrada alguma, uma vez ligado oscila e gera um
sinal periódico, geralmente em forma de tensão. A energia aplicada no momento
do circuito ser ligado dará início à oscilação, após, a amplitude de oscilação será
limitada e estabilizada pelas características não lineares do circuito.
O circuito oscilador pode ser visto como um sistema realimentado de dois
terminais como mostra a Fig. 2.1.a [13], que é descrito pela função:
Y (s)
X(s) =
H(s)
1 − H(s)
(2.1)
Segundo o critério de Barkhausen, o sistema permanecerá oscilando com
freqüência s = jω 0 quando é satisfeita a seguinte condição: o módulo do ganho
da malha, |H(jω 0 )|, é igual ou maior que 1 e, a diferença de fase na malha,
∠H(jω 0 ), é zero, tendo realimentação positiva. Com base neste critério, qualquer
sistema realimentado pode oscilar se o ganho e a fase da malha forem escolhidos
adequadamente.
9

10
Outra forma de representar o oscilador é o modelo de um terminal [13]. Neste
modelo o oscilador é visto como duas redes de um terminal ligadas entre si (vide
Fig. 2.1.b). O modelo consta de um circuito ressonante e um circuito ativo. Um
circuito ressonante típico é um circuito tanque LC. Se os componentes desse circuito
fossem ideais, ele oscilaria indefinidamente, mas, devido às perdas inerentes
dos componentes, uma quantidade de energia é dissipada a cada ciclo até deter
a oscilação. O circuito ativo é projetado para repor esta energia perdida a cada
ciclo e manter a oscilação.
R
−R
X(s)
H(s)
Y(s)
Circuito
Ressonador
Circuito
Ativo
(a)
(b)
Figura 2.1. Modelos do oscilador: (a) Dois terminais; (b) Um terminal.
2.2 Considerações sobre o Ruído de Fase em Osciladores
2.2.1 Ruído de Fase
O ruído causado pelos componentes do oscilador ou por fatores externos influencia
tanto a fase quanto a amplitude do sinal gerado. Para descrever o sinal produzido
por um oscilador real é possível usar a seguinte expressão:
V (t) = A(t)f(ω 0 t + φ(t)) (2.2)
onde: A(t) é a variação da amplitude do sinal; f é uma função senoidal de
período 2π/ω 0 ; φ(t) é a variação aleatória na fase do sinal, o que também pode
ser visto como a variação do período ou a diferença no tempo entre os ponto de
cruzamento com zero do sinal gerado e um sinal ideal de freqüência invariável.
Enquanto o espectro em freqüência de um oscilador ideal é um impulso (Fig.
2.2.a), as variações em A(t) e φ(t) fazem com que o espectro em freqüência da
saída do oscilador real seja um impulso com bandas laterais (Fig. 2.2.b). Estas

11
bandas refletem principalmente a variação no φ(t), o que é denominado ruído de
fase.
Potência
✻
Potência
✻
ω 0
✲ ω
ω 0
✲ ω
(a)
(b)
Figura 2.2. Espectro de potência de: (a)Um oscilador ideal; (b) Um oscilador
real.
Para quantificar o ruído de fase considera-se uma largura de banda de 1 Hz
separada ∆ω da freqüência de oscilação ω 0 , calcula-se a potência do ruído nesta
banda e expressa-se a diferença, em decibéis, entre esta potência e a potência do
sinal à freqüência de oscilação (portadora).
[ ]
Pbanda lateral (ω 0 + ∆ω, 1Hz)
L{∆ω} = 10.log
P portadora
(2.3)
onde: L{∆ω} é o ruído de fase medido a ∆ω da freqüência de oscilação; ω 0
é a freqüência angular de oscilação; P banda lateral (ω 0 + ∆ω, 1Hz) é a potência de
banda lateral calculada numa largura de banda de 1 Hz, a uma freqüência ∆ω
separada da freqüência de oscilação ω 0 ; P P ortadora é a potência da portadora.
Este ruído de fase se expressa em “decibéis abaixo da portadora por Hertz”
ou dBc/Hz, especificado a uma distância ∆ω da freqüência de oscilação ω 0 . Por
exemplo, poder-se-ia dizer que um oscilador de 2,4 GHz possui um ruído de fase
de “-110 dBc/Hz a 3 MHz de offset”. A obtenção da especificação do ruído de
fase envolve a relação sinal-ruído do sistema de rádio, a potência dos sinais em
canais adjacentes e a largura do canal, este cálculo será mostrado na seção 2.2.5.
Para entender o efeito do ruído de fase do oscilador no sistema transceptor,
o espectro dos sinais na transmissão e recepção serão analisados. No caso ideal,
o espectro em freqüência tanto do sinal do oscilador como do sinal recebido são
raias. Após a conversão, o resultado é uma raia em uma freqüência nova. Por
outro lado, no receptor real o oscilador possui bandas laterais e existem sinais

de interferência em freqüências próximas à freqüência desejada (Fig. 2.3.a). Depois
de misturar estes sinais, os espectros produzidos se sobrepõem e o sinal de
informação é afetado pelo resultado do produto das bandas laterais do sinal do
oscilador e o sinal de interferência (Fig. 2.3.b).
VCO
❆
❆❆❯
ω 0
Interferência
✠ Sinal
❅ ❅❘
(a)
✲ ω
12
//
Produto dos sinais
(b)
✲ ω
Figura 2.3. Efeito do ruído de fase na recepção: (a) Sinais antes de serem
misturados; (b) Sinais na saída do mixer.
O efeito do ruído de fase na transmissão é um pouco diferente. Suponha-se
que um receptor ideal sem ruído tenha que detectar um sinal na freqüência ω 2 . Se
existir outro transmissor com ruído operando em uma freqüência próxima ω 1 , o
sinal esperado será afetado pela banda lateral do ruído de fase deste transmissor
(Fig. 2.4).
Transmissor operando em freqüência
próxima do sinal desejado
❆
❆
❆
❆❯
ω 1
Sinal desejado
✠
ω 2
✲
ω
Figura 2.4. Efeito do ruído de fase na transmissão.

13
2.2.2 O Espectro do Ruído de Fase
Várias teorias tem sido propostas para modelar o ruído do oscilador. Leeson [26]
propôs um modelo empírico para descrever o comportamento do ruído de fase.
Neste modelo a densidade espectral de potência do ruído de fase tem três regiões
como é mostrado na Fig. 2.5.
✻ L{∆ω} ❆❆❆❆❆ 1/∆ω 3
❍ ❍❍❍❍❍❍ 1/∆ω 2
[
2F kT
10.log
✲
∆ω
P sig
]
∆ω 1/f 3
ω 0
2Q
Figura 2.5. Modelo de Leeson da densidade espectral de potência do ruído de
fase em torno de ω o .
Na primeira região, para valores pequenos de ∆ω a densidade espectral é
proporcional a 1/∆ω 3 (uma inclinação de 30dB por década). Na segunda região,
a densidade espectral de potência é proporcional a 1/∆ω 2 (uma queda de 20
dB por década). Na última região, o ruído medido fica plano para freqüências
distantes da freqüência de oscilação.
O modelo proposto por Leeson é descrito pela equação a seguir:
onde:
L{∆ω} = 10.log
[ { ( ) } 2 (
2F kT ω0
1 +
1 + ∆ω 1/f 3
P sig 2Q∆ω
|∆ω|
) ] (2.4)
P sig
k
T
F
ω 0
Q
∆ω
: Potência da portadora;
: Constante de Boltzman;
: Temperatura absoluta;
: Fator de ruído do oscilador;
: Freqüência de oscilação;
: Fator de qualidade do circuito ressonador;
: Distância da freqüência de oscilação;
∆ω 1/f 3 : Freqüência limite entre as regiões 1/∆ω 3 e 1/∆ω 2

14
É importante notar que o ruído de fase é inversamente proporcional ao factor
de qualidade do circuito ressonador. Por esta razão uma das preocupações no
projeto de osciladores LC é a obtenção de indutores e capacitores com o maior Q
possível.
2.2.3 Modelo LTI
Craninckx e Steyaert [14] fazem uma análise do ruído do oscilador partindo de um
modelo linear e invariante no tempo, denominado LTI (Linear Time Invariant).
A análise usa um oscilador LC básico como mostrado na Fig. 2.6. O circuito
ativo é representado pelo transcondutor G M , o circuito tanque tem um capacitor
(C) e um indutor (L). As perdas ôhmicas do circuito estão representadas pelas
resistências em série com o indutor (R L ) e com o capacitor (R C ), e pela resistência
em paralelo com o circuito tanque (R P ). Esta resistência R P é equivalente ao
paralelo entre a resistência de saída do transcondutor e a resistência em paralelo
com o indutor e o capacitor. Já que o modelo considera um circuito linear, um
ganho do transcondutor G M será assumido de forma que o ganho de malha aberta
G M .H(s) na freqüência de ressonância seja igual a 1.
Z(s)
+
.
G M .
−
V OUT
C . L .
R P
R C R L
Figura 2.6. Oscilador LC básico.
A análise considera cada uma das resistências parasitárias do circuito tanque,
inclui a fonte de ruído causada por cada resistência, calcula o ganho G M,Rx necessário
para repor as perdas da resistência e obter uma função de transferência
com ganho exatamente igual a um na freqüência de oscilação ω 0 . Depois calcula
a função de transferência da fonte de ruído, de cada resistência, para a saída do
circuito, e calcula a densidade do ruído a freqüências próximas da freqüência de
oscilação como sendo dV 2 out,Rx(ω 0 + ∆ω).

O resumo dos resultados obtidos são listados a seguir. Para o caso em que a
resistência paralela for a única fonte de ruído:
15
G M,RP = 1
R P
(2.5)
dV 2 1
( ω0
) 2
out,R P
(ω 0 + ∆ω) = kT.
.df (2.6)
R P .(ω 0 C) 2 ∆ω
onde ω 0 = 1/ √ LC é a freqüência angular de oscilação, ∆ω pequena variação
da freqüência de oscilação, k é a constante de Boltzman, T é a temperatura
absoluta, R P é a resistência em paralelo com o circuito tanque, df é a variação
da freqüência.
No caso de considerar a resistência parasitária do indutor como a única fonte
de ruído:
G M,RL = R L . C L = R L.(ω 0 C) 2 (2.7)
(
dV 2 ω0
) 2
out,R L
(ω 0 + ∆ω) = kT.R L .df (2.8)
∆ω
onde R L é a resistência série com o indutor.
No caso de considerar a resistência parasitária do capacitor como a única fonte
de ruído:
G M,RC = R C . C L = R C.(ω 0 C) 2 (2.9)
(
dV 2 ω0
) 2
out,R P
(ω 0 + ∆ω) = kT.R C .df (2.10)
∆ω
onde R C é a resistência série com o capacitor.
Já que os resultados obtidos para as três resistências parasitárias são análogos,
é possível definir R eff como a resistência efetiva, resistência equivalente a todas
as resistências do circuito e resumir as equações anteriores a:
R eff = R C + R L +
1
R P .(ω 0 C) 2 (2.11)
G M = R eff .(ω 0 C) 2 (2.12)
(
dV 2 ω0
) 2
out,R(ω 0 + ∆ω) = kT.R eff .df (2.13)
∆ω

Só resta calcular o ruído gerado pelo elemento ativo. Este ruído é modelado
como uma fonte de corrente di 2 G M
igual a:
16
di 2 G M
= 4kT.F GM .G M .df (2.14)
onde G M é dado por 2.12, F GM é o fator do ruído do amplificador usado. A
fonte do ruído do amplificador se comporta da mesma maneira que a fonte de
ruído de R P , por isto, analogamente, o ruído causado por este elemento é:
dV 2 1
(
out,G M
(ω 0 + ∆ω) = kT.
(ω 0 C) .F ω0
) 2 2 G M
.G M .df (2.15)
∆ω
Os circuitos reais usam uma transcondutância maior do que o circuito precisa
teoricamente, isto para garantir que a oscilação começará. Para incluir este ruído
no cálculo, usa-se um fator empírico α para expressar a quantidade a mais de
ruído que o amplificador gera comparado com um amplificador ideal. Ao definir
A = α.F GM e com a definição de G M de 2.12:
(
dV 2 ω0
) 2
out,G M
(ω 0 + ∆ω) = kT.R eff .A .df (2.16)
∆ω
Os cálculos anteriores podem se resumir em:
(
dV 2 ω0
) 2
(ω 0 + ∆ω) = kT.R eff .[1 + A] .df (2.17)
∆ω
Para calcular a densidade espectral de ruído de fase na saída do oscilador
deve ser integrada em uma largura de banda de 1Hz e dividida pela potência da
portadora, o resultado desta operação é:
L{∆ω} = 10.log
[
k.T.Reff .[1 + A] ( ω 0
) 2
]
∆ω
VA 2/2 (2.18)
onde V A é a amplitude em tensão do sinal de oscilação.
Este modelo expressa o ruído de fase da região 1/ω 2 em função das resistências
parasitárias do circuito ressonador, das características do amplificador e da amplitude
do sinal. Porém, o modelo ainda usa um parâmetro A que deve ser
determinado para cada oscilador, situação que diminui a capacidade do uso deste
modelo para projetar o oscilador.

17
2.2.4 Modelo LTV
O modelo de Craninckx assume condições de linearidade e invariância no tempo,
porém, estas condições devem ser reconsideradas.
A não linearidade é uma propriedade intrínseca do oscilador, já que é necessária
para limitar a amplitude de oscilação. A aparição de ruído de baixas
freqüências em freqüências próximas da freqüência de oscilação tem dado origem
a teorias baseadas em modelos não lineares, mas estes modelos não conseguem
descrever totalmente o efeito visto [27].
O autor do modelo LTV [28] propõe que a não linearidade, produzida pelo
controle de amplitude, afeta o ruído de fase só como um reflexo do seu efeito na
forma de onda do sinal. As perturbações são consideradas de magnitude muito
menor à amplitude do sinal, e supõe que se uma certa perturbação produzirá uma
variação na fase, então uma perturbação com o dobro de magnitude produzirá o
dobro da variação na fase antes obtida. Isto é, considera linear a relação entre o
ruído e a fase.
Ao falar de linearidade é preciso especificar as variáveis de entrada e saída
que estão sendo relacionadas. Num sistema é possível ter relações lineares entre
um par de variáveis enquanto entre outras não. A análise da relação ruído-fase é
feita quando o sinal já alcançou o estado estável, o qual já tem em conta o efeito
das não linearidades do circuito. Então, a hipótese de linearidade ruído-fase não
contradiz a não linearidade produto do controle de amplitude de oscilação.
Para demostrar que a condição de invariância no tempo suposta no modelo
do Craninckx não é verdadeira, é suficiente aplicar um pulso de corrente a um
sistema tanque LC e observar sua resposta. Assume-se que antes do impulso, o
circuito oscila com freqüência e amplitude constante. O pulso aplicado produzirá
uma varianção abrupta na tensão do capacitor mas a corrente do indutor ficará
estável. A variação da tensão será ∆V = ∆Q/C, onde ∆Q é a carga total
aplicada pelo impulso e C é a capacitância total do nó.
Se o pulso for aplicado no pico da oscilação, a amplitude variará mas a fase
continuará igual. Se o pulso for aplicado no ponto onde o sinal cruza o zero, produzirá
o máximo de perturbação na fase e uma mínima perturbação na amplitude
de oscilação conforme ilustra a Fig. 2.7.
Para verificar que a adoção da condição de linearidade é correta, Hajimiri
simulou dois osciladores, um em anel e um Colpitts, aplicando um pulso de cor-

18
✻V out
✻V out
✲ t
✲ t
✻ i t
✻
✲ t
✻ i t
✻
✲ t
(a)
(b)
Figura 2.7. (a) Impulso aplicado no pico do sinal; (b) Impulso aplicado no
cruzamento com zero.
rente no momento em que o sinal cruza por zero e observou a variação gerada
na fase do sinal [28]. Várias simulações foram feitas injetando diferentes cargas
e observando uma relação linear entre a carga injetada e o excesso de fase
gerado. A função de transferência corrente-fase é linear embora os elementos tenham
comportamento tensão-corrente não linear. Entretanto, a não linearidade
dos elementos do circuito definem os limites do ciclo de oscilação e influenciam o
ruído de fase.
As simulações feitas por Hajimiri não pareciam ser suficientes para demostrar
a condição de lineariadade que o autor propõe, e a primeira vista é difícil de
acreditar que o ruído de fase do oscilador presenta o comportamento descrito
na Fig. 2.7 de maneira que foram feitas diversas simulações para comprovar esse
comportamento. Simulou-se um oscilador afetado por pulsos de corrente en certos
instantes de tempo e mediu-se a variação gerada na fase do sinal, as simulações
incluiram situações tais como: (a) Simular a variação de fase gerada por pulsos
de diversas magnitudes aplicados no mesmo instante de tempo; (b) Aplicar um
pulso positivo e tempo depois aplicar um pulso negativo da mesma magnitude;
(c) Aplicar dois pulsos positivos, um pulso negativo e comparar a variação de
fase gerada com a variacão obtida num oscilador afetado somente por um pulso
da mesma magnitude utilizada no primeiro caso. Os resultados das simuluções
comprovaram a condição de linearidade proposta por Hajimiri.
Dado que a entrada tipo impulso produz uma mudança abrupta na fase, que
responde com um degrau cuja amplitude depende periodicamente do tempo τ no
local da aplicação do pulso. A variação de fase pode ser descrita por:
h φ (t, τ) = Γ(ω 0τ)
q max
u(t − τ) (2.19)
onde q max é o máximo incremento de carga no capacitor do nó (este termo

19
divide Γ(x) para normalizar a função), u(t) é o passo unitário e Γ(x) a função de
sensibilidade ao impulso (ISF Impulse Sensitiviy Function). Γ(x) é uma função
sem dimensões, independente da freqüência e amplitude, de período 2π que descreve
a variação de fase gerada por um pulso unitário aplicado em t = τ.
Depois de obter a ISF pode-se calcular a variação de fase por meio do uso
da integral de superposição, opção válida já que a superposição está ligada à
linearidade e não à invariância no tempo. Assim, a variação da fase pode ser
dada por:
φ(t) =
∫ ∞
−∞
h φ (t, τ)i(τ)dτ = 1
q max
∫ t
−∞
Γ(ω 0 τ)i(τ)dτ (2.20)
onde i(τ) é a fonte de corrente de ruído aplicada no nó de interesse.
Para expressar esta equação de uma forma mais prática, a função periódica
ISF pode ser escrita como uma série de Fourier:
Γ(ω 0 τ) = c ∞
0
2 + ∑
c n cos(nω 0 τ + θ n ) (2.21)
n=1
onde os coeficientes c n são reais e θ n é a fase da n-ésima harmônica de ISF.
Os termos θ n são ignorados porque se assume que os componentes do ruído são
não-correlacionados, por isto, a fase relativa deles é irrelevante.
Ao substituir Γ(ω 0 τ) em 2.20 e depois de trocar a ordem entre a somatória e
a integral, se obtém:
[
φ(t) = 1 ∫
c t
0
i(τ)dτ +
q max 2 −∞
∞∑
∫ t
c n
n=1
−∞
i(τ)cos(nω 0 τ)dτ
]
(2.22)
A equação 2.22 permite o cálculo de φ(t) para uma fonte de corrente aplicada
em qualquer nó do circuito, depois de ter os coeficientes da ISF.
Com o intiuito de demostrar que um circuito linear, variável no tempo pode
gerar componentes espectrais de freqüências diferentes, o autor assume uma fonte
de corrente senoidal cuja freqüência é próxima ao múltiplo inteiro m da freqüência
de oscilação, aplicada num nó qualquer do circuito:
i(t) = I m cos[(mω 0 + ∆ω)t] (2.23)
onde ∆ω ≪ w 0 .
Ao substituir 2.23 em 2.22, depois de assumir que a contribuição à integral
dos termos para os quais n ≠ m é desprecível, o resultado aproxima-se a:

20
φ(t) ≈ I mc m sin(∆ωt)
2q max ∆ω
(2.24)
Observe-se que o espectro resultante consta de duas bandas laterais em ±∆ω,
embora a freqüência da corrente injetada estivesse próxima de um múltiplo inteiro
de ω 0 . Com isto, foi possível explicar a conversão de freqüência observada no
oscilador sem precisar o conceito de não linearidade.
A equação 2.24 consegue descrever o espectro de φ(t), mas o objetivo principal
é achar o espectro da saída de tensão do oscilador. Para achar a relação
entre estes dois espectros, aproximou-se a saída do oscilador a um sinal senoidal
v out = cos[ω 0 t + φ(t)], função que pode ser considerada um conversor fase-tensão.
Esta conversão é não linear pois é basicamente a modulação de fase de um sinal
senoidal.
Dado isto, uma fonte de ruído i(t) = I n cos[(nω 0 + ∆ω)t] produzirá
duas bandas laterais na freqüência ω 0 ± ∆ω no espectro da tensão de saída do
oscilador. A potência desta banda lateral relativa à portadora será dada por:
onde:
( ) 2 In .c n
P SBC (∆ω) = 10.log
(2.25)
4.q max ∆ω
I n : Amplitude da fonte de ruído i(t);
c n : Coeficiente n-ésimo da ISF. (Eq. 2.21 );
q max : Máximo incremento de carga no capacitor do nó onde a fonte de
ruído for aplicada;
∆ω : Offset da freqüência de oscilação ω 0 .
O passo seguinte é considerar uma fonte de ruído i n (t), cuja densidade espectral
possui uma região plana e uma região 1/f (Fig. 2.8.a). Com base na
equação 2.25, os componentes de ruído próximos das freqüências múltiplas inteiras
da freqüência de oscilação são trasladadas para as bandas laterais de baixa
freqüência no espectro de S φ (ω) (Fig. 2.8.b). Componentes que serão transformados
nas bandas laterais próximas da freqüência de oscilação no espectro da
tensão de saída do oscilador S V (ω) (Fig. 2.8.c).
O espectro total de S φ (w) é a soma das contribuições das freqüências próximas
das harmônicas de ω 0 ponderadas pelos coeficientes c n (Fig. 2.8). As observações
de Leeson previram regiões 1/f 3 , 1/f 2 e 1/f no espectro do ruído de fase. O ruído

21
i 2 n
✻
∆f (ω) ω 0 2ω 0 4ω 0
S φ (ω)
S V (ω)
(a)
c 0
✻
c ✑ ✏ ✏ ✘
✑1
c 2
❄
✏✮✏
✑✑✰
✘✾✘ ✏✏✏✏✏ ✘✘ ✘ ✘✘ ✘c ✘✘ ✘ ✘✘
3
◗ ◗◗◗
(b)
✻
✲ ω
✲ ω
ω 0 2ω 0 4ω 0
(c)
Figura 2.8. Evolução do espectro de potência do ruído do circuito até o espectro de
potência do ruído de fase: (a) Densidade espectral da fonte de ruído; (b) Densidade
espectral da fase de oscilação; (c) Densidade espectral da tensão de saída do oscilador.
✲ ω
de baixa freqüência, como o flicker, é modificado pelo coeficiente c 0 e mostra
uma dependência 1/f 3 com o ∆ω. Outras fontes de ruído branco são modificadas
pelos outros coeficientes c n e originam a região 1/f 2 no espectro do ruído de fase.
Aparentemente, se a fonte de ruído i(t) tivesse termos em 1/f n , estes termos
apareceriam dependendo de 1/f n+2 no espectro do ruído de fase.
Hajimiri apresentou uma expressão do espectro do ruído de fase na região de
1/f 2 , dada por:
onde:
⎛ ⎞
i 2 n
L{∆ω} = 10.log ⎝
∆f Γ2 rms
⎠ (2.26)
2.qmax∆ω 2 2
i 2 n
∆f
Γ rms
∆ω
q max
: Densidade espectral de potência da fonte de ruído;
: Valor RMS da ISF;
: Distância da freqüência de oscilação;
: Máxima variação de carga.
Da Fig. 2.8 é fácil observar que o fato de minimizar os coeficientes c n , o que
significa minimizar ISF, minimizará o ruído de fase. Esta mesma conclusão pode
ser vista na equação 2.26, onde a redução de Γ rms implicará na redução do ruído
de fase.

22
O autor deste modelo [28] apresenta como uma característica notável do seu
trabalho que a expressão do ruído de fase não precise de fatores de ajuste. Porém,
na verdade os métodos para a obtenção da ISF são baseados na simulação do circuito
todo ou precisam de cálculos complexos, situação que não ajuda no projeto.
A vantagem do modelo é que consegue descrever como e quais dos componentes
do espectro do ruído do circuito são levados à tensão de saída em freqüências
próximas de ω 0 . O modelo pode ser usado para optimizar um circuito feito ou
criar critérios para o projeto do oscilador.
2.2.5 Especificações do Ruído de Fase
A especificação de ruído de fase do oscilador está ligada às especificações do sistema
de rádio para o qual está sendo projetado. Os parágrafos seguintes definem
as especificações de um sistema receptor que serão usadas para o cálculo da especificação
do ruído de fase do nosso oscilador.
• BER
O BER, da sigla em inglês Bit Error Ratio, é a razão de bits recebidos
errados com relação ao número total de bits recebidos.
• Sensibilidade
O nível de sensibilidade, especificado em dBm, é a mínima potência de sinal
detectável na entrada do receptor de tal forma que a relação sinal a
ruído (SNR) na saída seja suficiente para uma aplicação dada [29]. Porém,
a entrada do receptor está casada a uma impedância R IN (Fig. 2.9) e a
consideração da tensão da fonte V S ou a tensão nos terminais de entrada
do receptor V IN pode dar origem a duas especificações diferentes de sensibilidade.
Para evitar confusões e dado que a maioria dos equipamentos e
sistemas receptores estão casados a 50 Ω, a sensibilidade é definida como a
potência fornecida à entrada do receptor sob condições de casamento.
Finalmente, o nível de sensibilidade de um sistema de rádio é a mínima
potência de sinal fornecida na entrada do sistema tal que seja obtido uma
relação sinal-ruído (SNR) necessária para alcançar o BER requerido.
• Sinais de Interferência

23
R s
Receptor
V s
V IN
R IN
Figura 2.9. Entrada de um receptor com fonte de tensão.
Potência
✻
Sinal não desejado
Sinal desejado
✛ Nível de saída normal
✛ Saída na presença de
sinal não desejado
✲
ω
Figura 2.10. O fenômeno de Blocking
A especificação de Sinais de interferência ou sinais de bloqueio (Blocking)
do sistema é sua capacidade se opor a sinais de interferência localizados
em canais adjacentes. No caso de existir sinais mais potentes na entrada
do receptor, estes sinais podem desensibilizar o receptor, ou seja, reduzir a
potência aparente do sinal desejado que ele teria se o sinal de interferência
não estiver presente. Esta situação é mostrada na Fig. 2.10 [30].
Cálculo da especificação do ruído de fase
A especificação de ruído de fase é uma medida da pureza do espectro do oscilador
local usado no circuito. O sinal gerado pelo oscilador local do circuito receptor
será usado pelo mixer para trasladar o espectro do sinal desejado, em alta
freqüência, até uma freqüência menor. Porém, neste processo as bandas laterais
do espectro do oscilador local serão multiplicadas pelos sinais em freqüências
próximas da portadora, este produto representará interferência na banda do sinal
desejado.
Um método simples para calcular a especificação de ruído de fase do oscilador
é assumir que o canal do receptor não possui ruído e que a única interferência
produzida na banda do sinal desejado será causada pelo ruído de fase do oscilador.
Isto significa que a única inteferência considerada será o produto da mistura das

¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¢
¢
¢
¢
¢ £
£ £
£ £
£
¢
§
§
¤
¤
¤
¤
¤ ¥ ¥ ¥
¦
¦
¦
¦
¦
¦
¦
¦
¦ § § § §
¤
¡
¡
¡
§
§ ¥
¦
¦
¦
¥
¥
¤
¤
¤
bandas laterais do espectro do oscilador com os sinais bloqueadores fora da banda
do sinal. A Fig. 2.11 apresenta o método citado anteriormente [29].
24
Potência
Espectro do sinal
de Entrada
Sinal
Desejado
Interferência
Receptor
Sinal
Desejado
Saída do
Receptor
//
BW
∆ω
ω
Sinal
LO
Saída
Interferência
C/I min
ω
Espectro do
Oscilador
Potência
L{∆ω}
//
//
ω 0
∆ω
ω
Figura 2.11. Cálculo simples do ruído de fase do circuito oscilador.
O espectro do ruído de fase medido a uma freqüência ∆f separado da portadora
é considerado plano dentro da banda de interesse. A potência da interferência,
produto da multiplicação dos sinais de bloqueio com as bandas laterais
do espectro do oscilador, é comparada com a potência da mistura entre o sinal
desejado e a energia da portadora. O ruído de fase é calculado com base na
relação sinal-ruído requerido na saída do mixer (SNR), na potência dos sinais de
bloqueio separados ∆f do sinal desejado (S BL ) e a potência do sinal desejado
(S Des ) (Eq. 2.27).
onde:
L{∆f}
[ ] dBc
= (S Des − S BL ) − SNR − 10log(BW ) (2.27)
Hz
L{∆f} : Ruído de fase;
S BL
S Des
SNR
: Potência do sinal de bloqueio;
: Potência do sinal desejado;
: Relação de Sinal-Ruído;

25
BW
: Largura de banda do sinal desejado.
Especificação do ruído de fase do oscilador para Bluetooth
A seguir será calculada a especificação do ruído de fase do oscilador a partir das
especificações de um sistema de comunicação padrão. Para o nosso trabalho,
tomou-se como base a especificação do Bluetooth [31], já que ele é especificado
para operar na banda ISM (Industrial Scientific Medical) de 2,4 GHz e projetado
para comunicações para distâncias curtas com baixo consumo.
Na maioria dos países, a banda de operação do Bluetooth é 2,400 GHz a
2,4835 GHz. As freqüências de canal são F = (2402 + k) MHz, com k = 0,
1,...,78. O sistema especifica uma banda de guarda inferior de 2 MHz, banda de
guarda superior de 3,5 MHz e espaçamento entre canais de 1 MHz. Bluetooth
exige obter um BER de 0,1% com um nível de sensibilidade de -70 dBm.
Na modulação FSK (Frequency Shift Key) o bit 0 é representado por um
sinal de freqüência f 0 e o bit 1 é representado por um sinal de freqüência f 1 ,
ambos durante um intervalo de T segundos. O modulador FSK usa um VCO
controlado pela tensão gerada pelo bit de informação, mas esta entrada digital
gera uma grande quantidade de harmônicas na saída e uma ampla largura de
banda é ocupada.
Na modulação GFSK (Gaussian FSK ) os bits ’0’ e ’1’ são convertidos para
sinais com valores -1 e +1, passam por um filtro Gaussiano e a saída do filtro
é ligada à tensão de controle do VCO (Fig. 2.12). O fato de usar um filtro
Gaussiano reduz a largura de banda tanto na entrada do VCO quanto na sua
saída, aproveitando melhor o espectro do que no caso da modulação FSK [32]. O
Bluetooth usa modulação GFSK com BT=0,5 e indice de modulação (M i ) entre
0,28 e 0,35. As definições de BT e M i são dadas a seguir [32, 33]:
BT = BW.T (2.28)
M i = 2.f d .T (2.29)
onde:
BT : Largura da banda relativa;
BW : Largura da banda do filtro;

26
T : Período do bit;
M i : Índice de modulação;
f d : Desvio da freqüência. Desvio máximo da freqüência da portadora
quando um bit ’1’ ou ’0’ são transmitidos.
BITS
Conversor a
−1 .. +1
Filtro Gaussiano
com BT=0,5
VCO
Saida
Figura 2.12. Diagrama de um modulador GFSK.
Para achar a especificação do ruído de fase, é preciso transformar a especificação
do BER requerido ao valor de SNR correspondente, tentou-se achar a
expressão para este cálculo mas só foram achados valores especificados por Design
Kits para projetos de sistemas para Bluetooth. Adotou-se o valor de 21 dB
(modulação GFSK, Mi=0,28) [32, 34].
O último parâmetro necessário para o cálculo da especificação do ruído de
fase é a relação de potência entre o sinal desejado e os sinais de interferência em
canais adjacentes (S BL − S Des ), esta informação é fornecida pelas especificações
do sistema. As especificações desta relação, para o Bluetooth, são mostradas na
tabela 2.1.
Tabela 2.1: Especificações de Sinais de interferência - Bluetooth
Requerimento
Interferência no mesmo canal (C/I co−channel )
Interferência em canal adjacente 1 MHz (C/I 1MHz )
Interferência em canal adjacente 2 MHz (C/I 2MHz )
Interferência em canal adjacente ≥ 3 MHz (C/I 3MHz )
Relação Sinal/Interferência
11 dB
0 dB
-30 dB
-40 dB
Usando a equação 2.27 e substituindo os valores pelos dados obtidos das especificações
de Bluetooth, temos:
[ ] dBc
L{1 MHz}
Hz
[ ] dBc
L{2 MHz}
Hz
[ ] dBc
L{3 MHz}
Hz
= 0 dB − 21 dB − 10.log(1 MHz) = −81 dBc/Hz
= −30 dB − 21 dB − 10.log(1 MHz) = −111 dBc/Hz
= −40 dB − 21 dB − 10.log(1 MHz) = −121 dBc/Hz

27
2.3 Descrição do Circuito Oscilador
Para a implementação escolheu-se um oscilador LC, uma vez que é um circuito que
permite a integração total na tecnologia CMOS e possui um espectro mais puro
que outras topologias sem implicar em dissipação de potência exagerada. Topologias
típicas de osciladores LC são: o oscilador de par cruzado NMOS, o oscilador
de par cruzado CMOS e o oscilador Colpitts. Os diagramas esquemáticos dos
circuitos são mostrados na Fig. 2.13. O oscilador Colpitts é raramente usado devido
ao fato de ser um circuito single-ended o faz mais sensível ao ruído da fonte
de alimentação e ao ruído do substrato. Os osciladores de par cruzado NMOS
e CMOS possuem o mesmo princípio de operação, porém, quanto maior for o
número de transistores maior será o número de fontes de ruído. A topologia de
oscilador com par cruzado NMOS é comumente usada em publicações recentes
e mesmo sendo uma estrutura simples, permite a análise completa das características
dos circuitos osciladores. Neste trabalho, o oscilador de par cruzado
NMOS foi escolhido para a implementação.
V dd
M 2
M 1
I 1
L 1 L 2
L 1 R 1
C 1 C 2
V N V
V N V P P
V bias
M 1 C 1
I 1
V dd
V ctrl
(a)
V dd
L 1
C 1
I 1
(b)
M 1 M 2
M 3 M 3
C 2
(c)
Figura 2.13. Topologias de osciladores LC: (a) Par cruzado NMOS; (b) Par
cruzado CMOS; (c) Colpitts.
O circuito oscilador de par cruzado NMOS consta de um circuito tanque, sintonizado
na freqüência de operação, e um circuito ativo cuja função é repôr as
perdas causadas pelas resistências parasitárias do circuito ressonante. O circuito
tanque é formado pelos indutores L 1 , L 2 e os varactores C 1 , C 2 . A função dos
varactores é permitir o controle da freqüência de oscilação, isto é feito mudando
o valor da tensão de controle V CT RL . Os transistores NMOS em configuração de

28
par cruzado constituem o circuito ativo do oscilador. Por último, a fonte I 1 proporciona
a corrente necessária para a polarização do circuito e foi implementada
com um transistor PMOS. O circuito possui saída diferencial de tensão entre os
nós V P e V N .
Esta seção está dedicada à descrição do circuito oscilador implementado. Dado
que o desempenho dos osciladores LC está ligado às características do circuito
ressonante, as próximas duas subseções descrevem os problemas que apresenta
a implementação de indutores e varactores integrados, os modelos usados para
representá-los, e as considerações tomadas para o projeto do circuito. A terceira
e última subseção apresenta o projeto do circuito ativo.
2.3.1 Indutor
Os indutores integrados podem ser implementados com circuitos ativos ou circuitos
passivos [35]. A implementação com circuitos ativos consta de um capacitor
e dispositivos ativos que mudam a sua impedância de entrada para que o circuito
se comporte como um indutor. A vantagem desta implementação é o alto fator
de qualidade que pode ser alcançado mas isto é obtido com o custo de um alto
ruído causado pelo ruído inerente aos elementos ativos [36].
Os indutores passivos podem ser implementados como fios ligados entre pads
do circuito (bonding wires) ou como indutores planares.
Os fios de ligação são usados para conectar os PADs do circuito aos pinos
do encapsulamento, mas aos construí-los entre dois PADs do circuito é possível
obter um indutor. A vantagen desta classe de indutores é o alto fator de qualidade
que possui, já que a resistência série é pequena, determinada pela resistência do
material condutor usado, normalmente um fio de ouro, e o valor da indutância é
geralmente 1 nH por milímetro de comprimento [14]. O problema deste tipo de
estrutura é a dificuldade no cálculo da sua indutância, pois, durante o processo de
fabricação não se consegue controlar totalmente a geometria do indutor: Os fios
estão separados numa distância desconhecida do substrato, o fio não é exatamente
uma linha reta e o diâmetro do fio pode variar.
Os indutores planos integrados são conexões metálicas com forma espiral, feitas
em uma ou mais camadas de metal disponíveis na tecnologia. Estas estruturas
são de fabricação simples e com poucas variações. A desvantagem destes indutores
é o baixo fator de qualidade que possuem, pois a resistência série é determinada

29
pela resistência da trilha metálica e existem outros componentes parasitários relacionados
com o óxido e o substrato sobre o qual o indutor é fabricado.
Os indutores planos são especificados pelas características geométricas, a saber:
N : Número de voltas das espiras;
W : Largura da trilha;
S : Espaçamento entre os elementos das espiras;
D : Diâmetro Externo, diâmetro interno ou a média desses diâmetros;
N L : Número de lados.
São muitos os parâmetros que definem a qualidade do indutor. O valor da
indutância está determinado pelas características geométricas do indutor, e o
valor das componentes parasitas depende das características geométricas e dos
parâmetros da tecnologia usada, portanto, a seleção das dimensões do indutor
exige o trabalho com muitas relações custo/beneficio. O problema do modelamento
dos indutores tem sido abordado de três formas diferentes [37]:
• Solucionador de equações de campos electromagnéticos: A solução
das equações de Maxwell é o enfoque que oferece maior precisão para a
análise de um sistema elétrico distribuído. Programas tais como Sonnet
[38] e MagNet [39] são simuladores electromagnéticos que solucionam estas
equações com métodos numéricos. Estes programas são adequados para
a simulação de estruturas simples, mas no caso de estruturas como os indutores,
obter uma resposta pode demorar horas ou até dias, e exige ter
acesso a um computador com grande capacidade de procesamento e grande
quantidade de memória.
Para diminuir os tempos de simulação dos indutores surgiram programas
desenvolvidos especificamente para a análise de indutores, programas que
usam equações de Maxwell simplificadas. Entre estas ferramentas podemos
listar: ASITIC [40] e FastHenry [41].
• Modelo de circuitos segmentados: Uma representação mais simples
do indutor é criar um modelo π para cada um dos segmentos do indutor,
modelando a indutância do segmento, a sua resistência parasita, as suas capacitâncias
e a indutância mútua entre segmentos [42, 5]. O problema desta

30
classe de modelos é a alta complexidade que ele significa para o simulador
elétrico.
• Modelos de circuitos compactos, concentrados: O modelo concentrado
é o modelo que mais facilmente é integrado no simulador elétrico,
dado que é uma descrição compacta que não complicará muito o trabalho
do simulador elétrico. Neste modelo, o indutor é representado como um
circuito π como o mostrado na Fig. 2.14. O modelo consta de um indutor
ideal L, uma resistência em série R s , os capacitores do óxido C ox , a
resistência do substrato R si , e as capacitâncias do substrato C si .
C p
a
L
R s
b
C ox
C ox
C si
R si
C si
R si
Figura 2.14. Modelo tipo π completo do indutor.
Neste trabalho, as simulações dos indutores foram feitas com ASITIC. Este é
um programa desenvolvido por A. M. Niknejad, professor assistente na Berkeley
University, durante seu trabalho de doutorado [40]. O ASITIC é de distribuição
gratuita e é executado em uma máquina com sistema operacional Linux/Unix.
O programa precisa de um arquivo de tecnologia que descreva as características
do processo usado. Este arquivo contém a espessura e resistividade do substrato
usado; a espessura, a resistência de folha e a distância ao substrato de cada
camada condutora, e a resistência das vias que os interconecta. O arquivo usado
está listado no apêndice A. O ASITIC necessita como entrada as características
geométricas de cada indutor e fornece no fim o modelo tipo π do indutor, como
mostrado na Fig. 2.15, representação que pode ser inserida no arquivo para a
simulação elétrica do circuito.
Antes de realizar as simulações de indutores com ASITIC, é preciso escolher
um conjunto limitado de valores para os parâmetros que definem a geometria do
indutor. Para esta escolha foram utilizadas as seguintes recomendações:

31
a
L
R s
b
C s1
C s2
R si
R si
Figura 2.15. Modelo tipo π do indutor gerado por ASITIC.
• Limitar a largura da trilha de metal. Primeiro, se uma área fixa for considerada,
o fato de usar linhas mais largas reduz o número de voltas possíveis
e a indutância. Segundo, nas altas freqüências de operação, por causa do
efeito pelicular, o fluxo de corrente estará limitado às zonas superficiais do
condutor, e embora a largura da trilha de metal aumentasse a resistência
série alcançará seu limite mínimo.
• Usar o menor espaço possível entre linhas adjacentes. Isto maximizará a
indutância mútua entre linhas e a indutância total. Na maioria dos casos,
a capacitância lateral entre os segmentos é desprezível se o espaçamento for
da ordem de 2 µm e o fator de qualidade não será afetado.
• Não preencher o indutor até o centro do dispositivo. Por causa das correntes
Eddy, as voltas no centro do indutor possuem uma alta resistência, enquanto
sua contribuição à indutância é muito pequena.
• Limitar a área ocupada pelo indutor. No caso de substratos condutivos, a
altas freqüências, o campo magnético gerado pelo indutor gera correntes no
substrato que produzem perdas resistivas e reduzem o valor da indutância
e o fator de qualidade.
• Em processos multicamadas usar os níveis de metal mais externos possíveis.
Geralmente o metal no nível mais externo da tecnologia possui a menor resistência
por quadrado, significando uma menor resistência série no indutor,
e o fato de ficar mas afastado do substrato implicará em uma capacitância
parasitária menor.
Seguindo estas indicações, foram feitas simulações de várias estruturas. Os
indutores simulados foram estruturas quadradas, implementados com duas camadas
de metal dos níveis superiores, MET3 e MET4, ligados em paralelo; variando

32
as larguras de trilha (W) de 8µm, 10µm e 12µm; espaçamento entre linhas (S)
de 2µm; diâmetro externo de 150µm a 310µm e número de voltas N=3. Simulações
de indutores de 2 e 4 voltas também foram feitas, mas os indutores do
primeiro caso foram descartados porque precisavam maior área do que os outros,
os indutores de 4 voltas possuiam uma resistência série maior.
A seguir apresentam-se os resultados das simulações. A Fig. 2.16 mostra o
valor da indutância em função do diâmetro externo do indutor e a Fig.2.17 mostra
a resistência série do indutor em função do valor da indutância.
Indutância [nH]
6,5
6,0
W=8 N=3 S=2
5,5
W=10 N=3 S=2
5,0
W=12 N=3 S=2
4,5
4,0
3,5
3,0
2,5
2,0
1,5
1,0
140 160 180 200 220 240 260 280 300 320
Diâmetro externo [µm]
Figura 2.16. Indutância versus Diâmetro externo
Rs [ Ω ]
13
W=8 N=3 S=2
12
W=10 N=3 S=2
11
W=12 N=3 S=2
10
9
8
7
6
5
4
1,0 1,5 2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5 6,0 6,5
L [nH]
Figura 2.17. Resistência série versus Indutância
Outro parâmetro a ter em conta é a freqüência de auto-ressonância do indutor,
pois este parâmetro limitará a freqüência à que o indutor poderá operar. Como
os indutores simulados têm poucas voltas e a largura das trilhas é pequena, a
capacitância parasita é pequena e as freqüências de auto-ressonância no pior dos
casos é 6 GHz. Os resultados obtidos nas simulações serão usados na seção 2.4
durante o projeto do oscilador e seleção da geometria do indutor.

§¦
£¢
©¨
¥¤
¡
¡
33
2.3.2 Varactor
Existem várias opções para a implementação de varactores em tecnologia CMOS
padrão, entre estas opções estão os dispositivos típicos, tais como o diodo de
junção e o capacitor MOS, e outras estruturas novas como o capacitor MOS
modo acumulação e o capacitor MOS modo inversão. O estudo de estruturas
de varactores visam obter uma faixa de variação de capacitância maior, o que
permitirá uma maior faixa de variação na freqüência de oscilação, e um fator de
qualidade maior, para o varator não deteriorar o fator de qualidade do circuito
tanque. O problema do uso de estruturas novas com transistores MOS como
circuito varactor é que no momento do projeto não se contava com os modelos para
a simulação nem ferramenta com capacidade de fazer a extração dos dispositivos.
Finalmente decidiu-se implementar um diodo de junção como varactor, P +
sobre poço N, polarizado reversamente. Um estudo comparativo das estruturas de
diodos varactores [43] mostra que a estrutura diferencial apresenta o melhor fator
de qualidade, alcançando Q=155 operando a 1GHz em dispositivos fabricados
em tecnologia CMOS 0,5 µm. A Fig. 2.18 apresenta a estrutura dos diodos
varactores.
V CTRL
V S−
V S+
(a)
V CTRL
V S+
V S−
Diffusão P+
Poço N Diffusão N+
(b)
Figura 2.18. Diodos varactores: (a) Esquema elétrico; (b) Estrutura física
A capacitância de junção do diodo pode ser dada por:
onde:
C = ( W ∗ L ∗ CJ 2 ∗ (W + L) ∗ CJSW
)
1 +
V MJ
+ ( )
P B
1 +
V MJSW
(2.30)
P B
C : Capacitância de junção do diodo;
W e L :
Lados do retângulo da área do capacitor;

34
CJ : Capacitância por unidade de área com polarização de tensão zero;
CJSW : Capacitância por unidade lateral com polarização de tensão zero;
PB : Potencial de junção;
MJ : Coeficiente de gradação da junção de área;
MJSW: Coeficiente de gradação da junção lateral;
V : Tensão de polarização reversa.
A variação da tensão do diodo está determinada pelos limites das tensões
aplicadas nos nós de saída do oscilador (anodos dos diodos) e o nó de aplicação
da tensão de controle (cátodos dos diodos). Para garantir a polarização reversa
dos diodos, a tensão de controle de freqüência V CT RL terá que ser maior ou igual
à tensão nos nós de saída do oscilador. Para estimar a variação da capacitância
dos diodos varactores, consideramos que os nós de saída terão um valor máximo
de 1 Volt e que o valor máximo de V CT RL é o valor da tensão de alimentação 3,3
V. Isto resulta em uma faixa de variação da tensão reversa de 0 a 2,3 V. Com
estes valores de tensão, o cálculo de variação da capacitância de estruturas de
L=2µm e W≥10*L apresenta uma relação Cv max /Cv min = 1, 87.
Definimos Cv como o valor da capacitância quando o varactor é polarizado
no ponto médio da faixa da variação da tensão (1,15 V) e com a curva obtida a
partir da equação 2.30 obtém-se expressões para a capacitância máxima e mínima
do varactor em função de Cv, dadas por:
Cv max = 1, 47.Cv (2.31)
Cv min = 0, 78.Cv (2.32)
O oscilador é especificado para operar a 2,4 GHz e visando obter uma faixa
de variação de freqüência que supere o possível desvio da freqüência por causa da
variação dos componentes, adotou-se uma freqüência mínima de oscilação (f min )
de 2,2 GHz e uma freqüência máxima ((f max )) de 2,6 GHz. Com estes limites de
freqüência, obteve-se os valores máximos e mínimos da capacitância de oscilação.
2.π.f max =
2.π.f min =
1
√
L.Cmin
1
√
L.Cmax
Das duas equações anteriores e considerando f max /f min = 2, 6/2, 2, tem-se:

35
2.π.f max
2.π.f min
=
f max
1 √ L.Cmin
√ 1
L.Cmax
√
Cmax
=
f min C min
C max ≈ 1, 4.C min (2.33)
A equação 2.33 estabelece que para conseguir a faixa de variação desejada, a
capacitância de oscilação deve ter uma relação C max /C min ≈ 1, 4. A capacitância
de oscilação C é formada pela capacitância do varactor (Cv) e as capacitâncias
parasitas (Cp), conforme descrito na equação 2.34.
C = Cv + Cp (2.34)
onde Cp são todas as capacitâncias associadas às interconexões e não dependem
da polarização entre seus terminais.
Usando as equações 2.33 e 2.34, achamos a relação máxima permitida entre
as capacitâncias parasitas e a capacitância do varactor.
C max = Cp + Cv max
C min = Cp + Cv min
C max
= Cp + Cv max
C min Cp + Cv min
1, 4.(Cp + Cv min ) = Cp + Cv max
1, 4.(Cp + 0, 78.Cv) = Cp + 1, 47.Cv
Cp(1, 4 − 1) = Cv(1, 47 − (1, 4)(0, 78))
Cp = 0, 9Cv (2.35)
A equação 2.35 estabelece que para garantir a faixa de variação de freqüência
desejada com as características do diodo varactor disponível na tecnologia, as
capacitâncias parasitas devem ser, no máximo, 90% do valor da capacitância do
diodo varactor.
2.3.3 Circuito Ativo
A análise para o cálculo das dimensões dos transistores começa com o modelo de
um terminal do oscilador (Fig. 2.1), neste modelo representa-se o oscilador como

36
um circuito ressonador com perdas e um circuito ativo ligados entre si. Na topologia
escolhida, o circuito ressonador é formado pelo indutor (L), o capacitor (C)
e a resistência em paralelo (R p ) que representa as perdas do circuito. O circuito
ativo deve ser projetado de tal forma que seja equivalente a uma resistência negativa
(R NMOS ), que forneça a energia dissipada por R p a cada ciclo de oscilação
e a oscilação seja mantida (Fig. 2.19).
Circuito̷Ressonador
Circuito̷Ativo
R p C L R NMOS
Figura 2.19. Modelo de um terminal do oscilador.
O circuito ativo é formado pelo par cruzado de transistores NMOS, o valor
absoluto da resistência negativa que ele representa deve ser menor ou igual ao
valor da resistência equivalente em paralelo com o circuito tanque para o circuito
oscilar (|R NMOS | ≤ R p ).
A inequação anterior poderia gerar confusão ao leitor, pois inicialmente poderse-ia
pensar que é preciso uma resistência negativa com valor absoluto maior o
igual do que a resistência R p para contrarrestar as perdas e garantir a oscilação.
Porém é preciso anotar que no modelo utilizado (Fig. 2.19) as resistências estão
ligadas em paralelo e ao fazer o cálculo da resistência equivalente observa-se que
efetivamente deve-se satisfazer que |R NMOS | ≤ R p para obter uma resistência
equivalente, em paralelo com o circuito tanque, de valor menor o igual a zero.
O valor da resistência do par cruzado é determinado ao calcular o valor da
resistência R NMOS visto entre os seus terminais como é mostrado no circuito da
Fig. 2.20. O modelo de pequeno sinal do circuito é mostrado na Fig. 2.21.
R NMOS
V o1
V o2
M 1 M 2
Figura 2.20. Circuito para o cálculo da impedância do par cruzado.

37
V o1
R NMOS
V o2
r ds
I 1 I 2
g m .v o2
g m .v o1
r ds
Figura 2.21. Modelo de pequeno sinal do par cruzado.
Considerando simetria entre os transistores e por causa da simetria do circuito,
pode-se considerar v o1 ⋍ −v o2 . Ao substituir a tensão de controle da fonte de
corrente I 1 , a corrente fornecida pela fonte é uma função da tensão entre os seus
terminais. Isto último implica em que a fonte de corrente é equivalente a um
resistor de valor −1/g m (Fig. 2.22).
+
+
+
v o1
−
g m .v o2 v o1 −g m .v o1 v o1 −1/g m
−
−
Figura 2.22. Circuito equivalente da fonte de corrente.
Analogamente, a mesma transformação pode ser aplicada à fonte I 2 . O modelo
modificado de pequeno sinal do par cruzado é mostrado na Fig. 2.23.
V o1
R NMOS
V o2
r ds
−1/g m
−1/g m
r ds
Figura 2.23. Modelo modificado de pequeno sinal do par cruzado.
O valor da impedância de entrada R NMOS será igual a duas vezes o paralelo
entre r ds e −1/g m :
R NMOS =
R NMOS =
2
1
r ds
− g m
−2
g m − 1
(2.36)
r ds
Aproximando o modelo do transitor a uma fonte ideal e assumindo o valor de
r ds grande, o valor da impedância do par cruzado é:

38
Ou, visto como condutância:
R NMOS ≈ −2
g m
(2.37)
G NMOS ≈ −g m
2
(2.38)
onde g m é a transconductância de cada um dos transistores do par cruzado
e G NMOS é a conductância do par cruzado. Por causa da equação anterior, os
osciladores com esta topologia são denominados “osciladores de Gm negativo”.
Para garantir a oscilação, o valor absoluto de R NMOS tem que ser menor
ou igual à resistência paralela do circuito tanque, ou expressado em termos de
condutância, o valor absoluto de G NMOS tem que ser maior ou igual ao G M (Eq.
2.12) do circuito tanque.
| G NMOS | G M
| −g m
2 | G M
g m 2.R eff .(w.C) 2 (2.39)
Para garantir a oscilação foi usado um fator de segurança de 3, logo, a transconductância
mínima dos transistores NMOS terá o valor requerido dado por:
g m = 6.R eff .(w.C) 2 (2.40)
Para calcular as dimensões do transistor, usa-se a expressão de g m em função
dos parâmetros do processo, corrente de polarização e geometria do transistor
[44], dada por:
g m =
√
2.µ n .C ox . W L .I DS (2.41)
Da equação 2.41, expressando W em função das outras variáveis:
W =
g 2 m.L
2.µ n .C ox .I DS
(2.42)
Esta expressão será usada no projeto do oscilador uma vez determinado o valor
do indutor e a corrente de polarização. A capacitância de óxido e a mobilidade
serão parâmetros fixos da tecnologia usada.

2.4 Implementação e Simulação do Circuito Oscilador
2.4.1 Esquema Elétrico do Oscilador
O esquema elétrico do circuito oscilador é mostrado na Fig. 2.24.
39
V dd
I 1
L 1 L 2
V N
C 1 C 2
V P
V ctrl
(a)
M 1 M 2
Figura 2.24. Esquema elétrico do VCO.
Inicia-se o projeto definindo o valor do indutor. Segundo o modelo LTI, na
seção 2.2.3, o ruído de fase é proporcional à resistência efetiva do circuito tanque
e para reduzir esta última é preciso ter um indutor com as menores perdas
possíveis, pois, a resistência efetiva é dominada pela resistência série do indutor.
Para ter um indutor com uma resistência série pequena poderia se pensar em
usar um indutor com uma espira de diâmetro pequeno ou de apenas uma volta.
Porém, o uso de um valor de indutância pequeno implicaria em um valor alto
da capacitância na freqüência de oscilação desejada (ω o = 1/ √ LC) e, isto por
sua vez, implicaria em um alto consumo de potência já que a transconductância
necessária para garantir a oscilação é proporcional à capacitância, vide equação
2.12.
Por outro lado, quanto maior for a indutância, menor será o valor da capacitância
necessária para conseguir a freqüência de oscilação. Esta capacitância
consiste das capacitâncias parasitas e da capacitância do varactor, quanto maior
for a capacitância do varactor maior será a variação possível da freqüência do
oscilador. A Fig. 2.25 apresenta a curva da capacitância em função do valor da

40
indutância para obter uma freqüência de oscilação de 2,4 GHz.
4500
4000
3500
3000
C [fF]
2500
2000
1500
1000
500
0
1 2 3 4 5 6 7 8 9 10
L [nH]
Figura 2.25. Capacitância versus Indutância com F osc = 2, 4 GHz.
Para determinar o valor do indutor consideraremos a especificação de ruído
de fase, o consumo de potência do circuito, o valor da indutância e a resistência
série do mesmo. O modelo de Craninckx, seção 2.2.3, apresenta uma equação
para o cálculo aproximado do ruído de fase, a equação é reescrita a seguir:
L{∆ω} = 10.log
[
k.T.Reff .[1 + A] ( )
ω 0 2
]
∆ω
VA 2/2 (2.43)
Onde:
R eff : Resistência efetiva do circuito tanque;
V A
k
T
A
ω 0
∆ω
: Amplitude de oscilação;
: Constante de Boltzman;
: Temperatura absoluta;
: Fator empírico de ajuste (Valor usado A=3);
: Freqüência angular de oscilação;
: Distância da freqüência de oscilação.
O valor do fator A foi determinado por meio de simulação.
Simulou-se o
circuito e achou-se o valor de A para o qual o ruído de fase obtido na simulação
estivesse mais próximo do valor calculado pela equação.
Com esta equação é calculado o valor máximo da resistência efetiva permitida
de forma tal que o oscilador ainda cumpra as especificações do ruído de fase. Da
equação 2.18, ao expressar o valor da resistência efectiva em função das outras
variáveis, obteve-se:

41
( )
10 L{∆ω} V 2
10 . A2
R eff =
k.T.[1 + A].( ω (2.44)
0
∆ω )2
Porém, a amplitude de saída depende da corrente de polarização e a resistência
em paralelo com o circuito tanque 1 [46]. Assim,
V A = 2 π .R p.I osc (2.45)
Para o cálculo da resistência paralela R p considerou-se que o valor da resistência
efetiva do tanque (R e ff) é aproximadamente igual ao valor da resistência
série do indutor, e que o valor de R p pode ser calculado ao realizar
a conversão de um circuito com um indutor e um resistor em série (R eff ) a um
circuito equivalente com o indutor e um resistor (R p ) ligados em paralelo. O valor
de R p será:
Substituindo o valor de R p em 2.45, temos:
R p = (ω.L)2
R eff
(2.46)
V A = 2 π . ( (ω.L)
2
R eff
)
.I osc (2.47)
Por último, ao substituir o valor de V A em 2.44, obtemos uma expressão para
R eff que leva em conta a especificação de ruído de fase esperado, a indutância
do circuito tanque e a corrente de polarização do oscilador, ou seja:
onde:
R eff =
(10 L{∆ω}
) 1/3
10 .2.Iosc.(∆ω) 2 2 .ω 2 .L 4
(2.48)
k.T.π 2 .[1 + A]
I osc : Corrente de polarização do oscilador;
L : Indutância do circuito tanque.
Das especificações de ruído de fase, a mais difícil de alcançar é -121dBc/Hz@3MHz.
Desta forma, esta especificação foi tomada como referência a ser atingida e dela
se calcula o valor máximo de R eff para valores de indutância na faixa de 1 nH
até 10 nH e considerando como parâmetro as correntes de polarização de 1, 2 e 3
mA. Os resultados dos cálculos são mostrados na Fig. 2.26 e Fig. 2.27.
1 Aproximação válida para pequenas correntes quando o oscilador opera na região currentlimited
[45].

42
Rs [ Ω ]
35
I=1mA
30
25
I=2mA
20
I=3mA
15
10
5
0
1 2 3 4 5 6 7 8 9 10
L [nH]
Figura 2.26. Valores máximos de R eff em função de L para alcançar ruído de
fase de -121dBc/Hz@3MHz.
V A [ Volts ]
1,40
1,20
1,00
0,80
0,60
0,40
0,20
0,00
I=1mA
I=2mA
I=3mA
1 2 3 4 5 6 7 8 9 10
L [nH]
Figura 2.27. Amplitude de oscilação em função de L considerando o máximo
valor calculado de R eff para alcançar a especificação de ruído de fase
-121dBc/Hz@3MHz.
Para determinar o valor do indutor é preciso analisar a informação das curvas
de indutância e capacitância de oscilação (Fig. 2.25), da resistência série versus
indutância (Fig. 2.17), do valor máximo de R eff versus indutância do circuito
tanque (Fig. 2.26) e da amplitude de oscilação versus indutância do circuito
tanque (Fig. 2.27). Ainda, considerou-se que o valor da resistência efetiva é
dominado pela resistência série do indutor.
Da Fig. 2.25, pode-se observar se o valor de indutância for entre 5 e 8 nH a
capacitância deve ser entre 880 e 550 fF para a freqüência de 2,4 GHz.
O circuito oscilador precisa de dois indutores iguais conectados em série para
guardar simetria no circuito, portanto, os valores de indutância e resistência série
devem ser considerados com o dobro dos valores obtidos nos resultados da simulações
de ASITIC. Da Fig. 2.17, resultados das simulações com ASITIC,

43
indutâncias de valores entre 2,5 e 4 nH têm resistências séries entre 5 e 9 Ω.
Estes valores de resistências estão dentro dos valores adequados para alcançar a
especificação de ruído de fase com correntes de polarização de 2 e 3 mA.
Uma primeira tentativa foi feita usando dois indutores de 3,5 nH em série,
resistência série de 7,5 Ω, os cálculos e simulações iniciais mostraram a viabilidade
do circuito, mas ao considerar as capacitâncias parasitas, a faixa de variação de
freqüência se reduzía a 100MHz.
Decidiu-se reduzir a indutância a um valor próximo de 3,1 nH, para assim
permitir que a capacitância seja maior e em conseqüência o mesmo para o valor
do varactor que desta forma aumentará a sua relação comparada com as capacitâncias
parasitas, e portanto, a faixa de variação de freqüência. Era preciso
escolher a geometria do indutor adequada, entre os resultados das simulações
escolheu-se o indutor com largura de linha W=10 µm, espaçamento entre linhas
de 2 µm, diâmetro externo D=210 µm e número de voltas N=3. O indutor de
mesmo valor (3,1 nH) com W=8 µm tinha maior resistência série, e o indutor
com W=12 µm de mesmo valor tinha uma resistência menor mas ocupava uma
área 10% maior. Da simulação com ASITIC, a freqüência de auto-ressonância do
indutor escolhido foi reportada como 10 GHz, que é um valor adequado para a
nossa aplicação. O modelo completo do indutor é mostrado na Fig. 2.28.
a
68̷fF
L
3,1̷nH
C si1
R s
6, 8Ω
94̷fF
b
C si2
R si2
1, 4KΩ 1, 2KΩ
R si1
Figura 2.28: Modelo π gerado por ASITIC do indutor escolhido.
Para o cálculo das dimensões do transistores, foi usada a equação 2.42, onde
os parâmetros µ n e C ox são característicos do processo, o comprimento do canal
L é o mínimo permitido para ter o máximo valor de g m . O valor mínimo de g m
está determinado pelas perdas do circuito tanque, logo, só é possível determinar a
corrente de polarização. Trabalhos publicados de outros osciladores, operando em
freqüências próximas, apresentam consumos de potência na faixa de 6 a 13 mW.
A tensão de alimentação da tecnologia disponível para nossa implementação é de
3,3 V, portanto, estabelecemos uma corrente de polarização de 2 mA para ter uma

44
dissipação de potência de 6,6 mW. Logo, a corrente média de cada transistor será
de 1 mA. Com estas considerações, obteve-se transistores de dimensões W=100
µm e L=0,35 µm.
A tensão nos nós de saída tem um nível DC de 0,7 V e uma tensão pico de
0,5 V, aproximadamente, o que produz uma tensão pico de 1,2 V. Para garantir
uma tensão máxima de polarização nos diodos de 0 V, e manter os diodos em
polarização reversa, o valor mínimo da tensão de controle de freqüência do oscilador,
V CT RL , será de 1,2 V. Como valor máximo de V CT RL foi considerado a
tensão de alimentação do circuito, 3,3 V. O valor do varactor foi ajustado para
obter uma freqüência de oscilação de 2,4 GHz ao aplicar um valor de tensão no
meio da faixa de variação de V CT RL , ou seja, 2,1 Volts.
A fonte de corrente deve fornecer a corrente de polarização do circuito, para
isto foi usado um transistor PMOS entre a fonte de alimentação (Vdd) e o nó
comum dos indutores e incluiu-se um outro transistor PMOS com as mesmas
dimensões como espelho de corrente. A fonte de corrente faz parte do circuito
oscilador completo da Fig. 2.29, a corrente de referência I osc aplicada ao transistor
M4 será aproximadamente a mesma corrente dreno-fonte do transistor M3.
Usaram-se transistores com comprimento de canal L=0,5 µm para aumentar a
resistência do canal e obter uma fonte de corrente menos sensível às variações da
tensão dreno-fonte do transistor. O diagrama esquemático do circuito oscilador
completo com as dimensões finais é mostrado na Fig. 2.29.
V dd
V dd
M 4
D 1
D 2
60/0,5
M 3
60/0,5
L 1 L 2
3,1̷nH
V ctrl
3,1̷nH
V N
V P
I osc
M 1 M 2
100/0,35 100/0,35
Figura 2.29. Diagrama esquemático do circuito oscilador completo (Dimensões
dos transistores W/L em µm).
Para realizar os testes, o circuito terá que suportar a carga de 50 Ω dos

45
equipamentos de medida. Desta forma, é preciso usar um buffer entre os terminais
de saída do oscilador e os equipamentos. O circuito seguidor de fonte, mostrado
na Fig. 2.30.a, pode operar como um buffer de tensão, a tensão na resistência de
carga segue a tensão na porta do transistor.
V dd
C GD
V in
M 1
V out
+
V in C GS
V 1 g m1 .V 1 1/g d1 1/g mb1
-
V out
V Bias
(a)
M 2
1/g d2
Figura 2.30. Buffer tipo seguidor de fonte: (a) Circuito elétrico; (b) Modelo de
pequeno sinal.
(b)
A partir do modelo de pequeno sinal do circuito, Fig.
ganho do buffer, dado por:
2.30.b, obteve-se o
A v = v out
v in
=
g m1 + s.C gs
g m1 + (g d1 + g d2 + g mb1 + s.C gs )
(2.49)
A equação mostra que o ganho é menor que 1 e que seu valor depende de:
a transconductância do transistor (g m1 ), as resistências de dreno dos transitores
(1/g d1 , 1/g d2 ), a transconductância fonte-substrato (g mb1 ), e a capacitância portafonte
(C gs ). Como o transistor opera em saturação, a capacitância porta-dreno
(C gd ) não foi considerada. Como não é possível calcular de maneira simples o valor
das transconductâncias para calcular o ganho do circuito, o ganho do seguidor é
determinado por simulação uma vez determinada a topologia completa do buffer.
A seguir, calcula-se a impedância de entrada do seguidor. O transistor M2
está operando em saturação e considera-se uma fonte de corrente fixa, adotou-se
C L como a capacitância total vista do nó de saída (Vout) para terra.
Como a capacitância C GD está em paralelo com os terminais de entrada do
buffer e é pequena pois M1 está saturado, assim, esta capacitância será ignorada
em primeira instância para simplificar os cálculos. No modelo simplificado definese
G L = g d1 + g d2 + g mb1 e considera-se uma fonte de teste V in fornecendo uma
corrente I in , calcula-se a impedância equivalente do circuito (Z eq = V in /I in ) e por
último a impedância de entrada Z in = (
1
s.C GD
)||Z eq . O modelo simplificado do

46
circuito apresenta-se na Fig. 2.31.
+ V 1 −
I in
V out
C GS
V in g m1 .V 1 1/G L C L
Figura 2.31. Modelo simplificado para altas freqüências do circuito seguidor de
fonte.
Somando as tensões de cada um dos nós, temos:
Logo V in /I in é dado por:
V in =
I (
in
+ I in . 1 + g ) ( )
m 1 1
. ||
s.C GS s.C GS G L s.C L
(2.50)
V in
= Z eq = 1 +
I in s.C GS
Z eq =
1
s.C GS
+ .
( 1
||
G L
(
1 + g )
m
s.C
) GS
1
+
s.C L
( ) 1 1
. ||
G L s.C
) ( L
) 1 1
. ||
s.C GS G L s.C L
(
gm
(2.51)
Daí, para a impedância de entrada do circuito, temos:
Z in =
( 1
s.C GD
||Z eq
)
(2.52)
Da equação 2.52, a capacitância de entrada do seguidor é aproximadamente
igual ao paralelo entre a capacitância C GD e o valor da capacitância série entre
a capacitância C GS e capacitância no nó de saída C L . Porém, o resultado da
conexão série entre dois capacitores sempre será um capacitor com valor menor
do que o menor deles. Logo, o valor da capacitância de entrada do seguidor será,
com uma aproximação pessimista, a capacitância paralela entre C GS e C GD . É
importante ter um valor aproximado da capacitância de entrada do seguidor, pois
esta capacitância modificará a capacitância nos nós de saída do oscilador.
Os sinais de saída do oscilador em cada um dos nós de saída Vp e Vn, referenciados
a terra, têm uma amplitude de aproximadamente 0,5 V pico e um nível
DC de aproxidamente 0,7 V. Portanto, é preciso aumentar o nível DC deste sinal
para polarizar o transistor e garantir sua operação em saturação. Uma rede de
polarização formada por um capacitor e um resistor foi usada para este propósito,
o circuito é mostrado na Fig. 2.32.

47
V bias
R bias
V in
V out
C x
CC y C seg
Figura 2.32. Circuito de polarização.
As capacitâncias C x e C y são as capacitâncias parasitárias formadas entre as
placas do capacitor e o substrato, C seg é a capacitância de entrada do seguidor
de fonte. Na freqüência de operação, com um valor suficientemente grande de
R bias , o circuito é equivalente a um divisor capacitivo e a tensão em V out será
aproximadamente:
(
)
C
V out = V in .
C + (C y + C seg )
(2.53)
Para ter V out ≈ V in deve-se satisfazer que: C ≫ C y + C seg . Porém, o valor da
capacitância parasitas por unidade de área da placa de POLY1 e POLY2 para
substrato são 13,8% e 12,2% da capacitância por unidade de área da capacitância
entre as placas [25], respectivamente.
Portanto, considerando que a placa de
POLY2 é ligada à porta do seguidor e que o valor de C é K vezes o valor da
capacitância de entrada do seguidor C seg , temos que:
Logo, o valor da tensão no nó de saída será:
C seg ≈ (C/K) (2.54)
C x ≈ 0, 138.C (2.55)
C y ≈ 0, 122.C (2.56)
(
)
C
V out ≈ V in .
C + (C y + C seg )
(
)
C
V out ≈ V in .
C + (0, 122.C + ( C ) K
(
V out ≈ V in .
K
1, 122.K + 1
)
(2.57)
O ganho do circuito de polarização, V out /V in , em função da relação K =
C/C seg é mostrado na Fig. 2.33. Este ganho sempre será menor que 1.

48
V out /V in
0,90
0,85
0,80
0,75
0,70
0,65
0,60
0,55
0,50
0,45
0 5 10 15 20 25 30
K
Figura 2.33. Ganho do circuito de polarização em função da relação
K = C/C seg .
O circuito de polarização e o circuito seguidor de fonte são ligados nos nós
de saída do oscilador, V P e V N , portanto é importante conhecer o valor da capacitância
que estes circuitos adicionam. Esta capacitância é dada por:
C in =
[ ]
(Cy + C seg ).C
+ C x (2.58)
(C y + C seg ) + C
Ao expressar todas as capacitâncias em função da capacitância de entrada do
seguidor:
C ≈ K.C seg (2.59)
C x ≈ 0, 138.(K.C seg ) (2.60)
C y ≈ 0, 122.(K.C seg ) (2.61)
Substituindo os valores de C, C x e C y na equação 2.58, temos:
C in ≈ (C seg + 0, 122.K.C seg ).K.C seg
K.C seg + (C seg + 0, 122.K.C seg ) + 0, 138.K.C seg
C in ≈ (C seg + 0, 122.K.C seg ).K
+ 0, 138.K.C seg
K + (1 + 0, 122.K)
[ ]
(1 + 0, 122.K).K
C in ≈ C seg .
1 + 1, 122.K + 0, 138.K
(2.62)
A curva C in /C seg em função do parâmetro K é mostrada na Fig. 2.34, observase
que a capacitância de entrada C in é aproximadamente o valor da capacitância
de entrada do seguidor (C seg ) multiplicada por uma constante.

49
C in /C seg
9,0
8,0
7,0
6,0
5,0
4,0
3,0
2,0
1,0
0,0
0 5 10 15 20 25 30
K
Figura 2.34. Curva C in /C seg em função do parâmetro K = C/C seg .
Uma vez obtidas as equações para esboçar o ganho do seguidor e a capacitância
que ele adicionará ao circuito oscilador, continuou-se com a definição de uma
arquitetura do circuito. A impedância de carga do buffer será a resistência de
50Ω do equipamento de medida em paralelo com as capacitâncias do PAD. Porém,
um seguidor de fonte capaz de suportar essa baixa impedância precisa um valor
grande de W/L, e a capacitância adicionada no oscilador por causa do buffer não
pode ser muito alta porque mudaria a freqüência de oscilação. Portanto, optou-se
por usar um buffer formado por dois seguidores de fonte, cada um com sua rede de
polarização e optou-se usar a largura do transistor do segundo seguidor 10 vezes a
largura do primeiro. Com a simulação elétrica determinaram-se as dimensões dos
transistores, como também o ponto de polarização ótimo. O circuito do buffer
completo com suas dimensões é mostrado na Fig. 2.35.
V dd
R 1
10KΩ
V Ibuff
M 1
C 1
V in
M 2
R
30/0,35
2
10KΩ
600fF
C 2
2,4pF
M 3
M 4
300/0,35
V out
M 5
30/0,35
60/0,35
600/0,35
Figura 2.35. Esquema elétrico do buffer para teste (Dimensões dos transistores
W/L em µm).

50
Foi usada uma tensão de polarização V bias de 2,5 V e uma fonte de corrente
I Ibuff de 3 mA para as simulações. Estes pontos de polarização foram ligados a
um PAD do circuito para permitir o ajuste dos seus valores durante a realização
das medidas.
Simulou-se o buffer usando o modelo BSIM3V3 do transistor, o ganho V out /V in ≈
0, 095. Causado pelo produto das atenuações: 0,843 no primeiro capacitor (C 1 ),
0,351 no primeiro seguidor de fonte, 0,807 no segundo capacitor (C 2 ) e 0,4 no
segundo seguidor.
Para ver se o ruído de fase do sinal de saída do oscilador era diferente do ruído
de fase do buffer fizeram-se duas simulações: obteve-se o ruído de fase tanto na
entrada como na saída do buffer, e observou-se que o ruído de fase aumentou
1dBc; aplicou-se FFT aos sinais de entrada e saída do buffer, os espectros de
potência obtidos mostravam que o sinal era atenuado, mas a forma era a mesma.
2.4.2 Layout do Circuito Oscilador
O diagrama elétrico e o layout do circuito oscilador é mostrado na Fig. 2.36.
Para garantir simetria do sinal gerado, o circuito deve guardar a maior simetria
possível. Os indutores L1 e L2 são idênticos, um é simétrico ao outro sobre um
eixo vertical. A fonte de corrente está na parte superior entre os dois indutores.
Os transistores são projetados como uma estrutura de dedos intercalados e estão
localizados no centro do circuito entre os dois buffers para teste. Os diodos
varactores também foram projetados como uma estrutura de dedos intercalados
e estão no centro do circuito, identificados como bloco C na figura.
Na distribuição dos PADs das saídas, sinais de controle e polarização também
foi mantida a simetria. Na parte superior do desenho estão as entradas do VCO:
a tensão de controle de freqüência (V CT RL ), a corrente de polarização (I osc ) e a
tensão de alimentação (Vdd). Os sinais de polarização do buffer estão localizados
na parte inferior do desenho: tensão de polarização (V bia ), corrente de referência
(I buf ) e tensão de alimentação (Vdd).
Os nós de saída VN e VP estão localizados nos lados esquerdo e direito,
respectivamente. Cada uma destas saídas tem dois PADs ligados à terra do
circuito, com uma separação de 200 µm entre os centros. Desta forma pode-se
ligar a ponta de teste tipo cascade (Terra - Sinal - Terra). As linhas de Vdd e Vss
(Terra) contornam o circuito todo. Foram roteadas em metal nos níveis 1 e 2,

51
Vdd
M4
60/0,5
M3
60/0,5
Iosc
Vbias
Vbias
R1N
10KΩ
R1P
10KΩ
C1N
L1
L2
C1P
R2N
10KΩ
M2N
30/0,35
600fF
3,1̷nH
Vctrl
3,1̷nH
600fF
M2P
30/0,35
R2P
10KΩ
M4N
300/0,35
C2N
2,4pF
Ibuff
VN
D1
D2
VP
Ibuff
C2P
2,4pF
M4P
300/0,35
VNN
VP P
M5N
600/0,35
M3N
60/0,35
M1N M1
M2
30/0,35 100/0,35 100/0,35
M1P
30/0,35
M3P
60/0,35
M5P
600/0,35
(a)
(b)
Figura 2.36. Circuito oscilador: (a) Diagrama Elétrico; (b) Layout.
MET1 e MET2, respectivamente, isto com o intuito de criar um capacitor entre
elas para absorver parte do ruído gerado no circuito e melhorar a estabilidade da
tensão de alimentação.
Os componentes que fazem parte do própio VCO ocupariam somente a metade
da área usada no projeto, mas, a área ocupada maior se deve aos sinais de
polarização e ao espaçamento mínimo necessário entre eles para permitir a polarização
do circuito no laboratório de medidas. Assim, o circuito ocupou uma
área de 1,3 mm 2 .

52
Indutores
Os indutores foram fabricados usando as duas camadas dos níves superiores de
metal (MET3, MET4) ligadas em paralelo por vias colocadas em toda a área
do indutor. Esta ligação em paralelo de camadas foi feita visando reduzir a
resistência série do indutor. O diâmetro externo dos indutores é 210 µm, a largura
das trilhas é 10 µm e o espaçamento entre as espiras é 2 µm. Implementou-se o
terminal de saída do centro do indutor com MET2. A Fig. 2.37 mostra o layout
dos indutores.
Figura 2.37. Layout dos indutores.
Para minimizar o efeito dos campos gerados em linhas metálicas em volta dos
indutores, situação que reduz o valor da indutância, manteve-se uma distância
mínima de 5 vezes a largura de trilha do indutor (50 µm), entre o indutor e as
estruturas próximas a ele. Também foi usada a camada NOFILL do processo
sobre os indutores e sua área adjacente para evitar a presênça de estruturas
metálicas dummy. Estas estruturas poderiam ser geradas pelo fabricante para
conseguir a densidade de metal exigida pelas regras da tecnologia. Porém, depois
de receber o circuito, percebeu-se que a regra de densidade de metal foi ignorada
pelo fabricante e que não foram geradas estruturas metálicas em lugar nenhum
do circuito.
Com o objetivo de garantir a maior simetria possível no circuito, adotou-se
a seguinte estratégia: se uma linha de metal passasse perto de um indutor, uma
estrutura com a mesma geometria era posicionada próxima do outro indutor.
Um exemplo desta situação é a ligação do sinal de tensão de controle do varactor
(Vctrl) do PAD para o varactor: o PAD está na parte esquerda superior do

53
circuito e bastaria com que a linha acabasse no centro do circuito para polarizar
o varactor. Porém, a linha foi levada até o lado direito do circuito e percorre do
lado direito do indutor L2 separada da mesma distância que essa linha tem do
indutor L1.
Os terminais internos dos indutores estão ligados à fonte de corrente por meio
da linha de MET1 que passa entre os dois indutores. Os terminais externos dos
indutores estão ligados aos terminais do varactor, terminais que são os mesmos
nós de saída do oscilador.
Varactor
Os varactores foram implementados como uma estrutura diferencial, intercalando
regiões P + e N + dentro de um poço N como mostrado na Fig. 2.38.a. Cada região
P + tem uma largura de 2 µm e comprimento de 40 µm, ou seja, área de 80 µm 2 .
A estrutura final tem 8 “dedos”. Esta estrutura foi utilizada porque o circuito
precisa de um par de diodos para operação em modo diferencial, uma vez que
esta estrutura possui um melhor fator de qualidade que o uso de dois diodos tipo
single-ended [43], e ainda, esta estrutura garante simetria entre ambos os diodos.
Colocou-se contatos em toda a área do diodo para ter a mínima resistência
possível causada por estes contatos. A tensão de controle (V CT RL ) é ligada ao
poço N da estrutura, que é o catodo dos diodos, e colocou-se um anel de guarda
ao seu redor. Os anodos dos diodos foram ligados nas laterais da estrutura usando
a camada MET2. O layout dos varactores é mostrado na Fig. 2.38.b.
Par Cruzado
Cada um dos transistores de par cruzado, com W = 100 µm, foi dividido em 10
transistores de W’ = 10 µm. Colocou-se as 20 portas dos transistores na mesma
área de difussão, em forma horizontal, uma embaixo da outra como ilustrado na
Fig. 2.39. As portas foram ligadas alternadamente, dois ao lado direito (M1) e
dois ao lado esquerdo (M2). O dreno compartilhado está localizado entre cada
par de portas do mesmo transistor e foi ligado à porta do outro transistor. Isto
garante casamento entre os dois componentes. O sinal de VSS (terra) passa em
volta de todo o circuito na camada MET1. Os contatos do substrato estão na
parte inferior e superior dos transistores. Os drenos dos transistores são as saídas
do oscilador (V N , V P ) e estão accessíveis em ambos os lados, parte superior e

¡
¡
¡
¡
¡
¡
¡
¡
¡
¢
£¢
£
¡
¡
¡
¡
¡
¡
¡
¡
¡
¥¤
¡
¡
¡
¡
¡
¡
¡
¡
¡
©¨¨
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
¡
§¦¦
¡
¡
¡
¡
¡
¡
¡
¡
¡
54
V CTRL
V N
V P
Poço N Diffusão N+
(a)
Diffusão P+
(b)
Figura 2.38. Varactor: (a) Estrutura física; (b)Layout.
inferior do desenho ilustrado na Fig. 2.39, através da camada MET2. Esta
distribuição dos sinais facilita a ligação destes pontos com os terminais do varactor
e as entradas do buffer. Projetou-se os transistores conservando os espaçamentos
mínimos permitidos pela tecnologia, reduzindo as capacitâncias parasitárias, e
utilizou-se o maior número possível de contatos em cada uma das ligações dos
drenos e fontes dos transistores para reduzir as resistências parasitárias.
Fonte de Corrente
Cada um dos transistores da fonte de corrente, W = 60 µm, foi implementado
como 6 transistores em paralelo com portas de largura W’=10 µm, intercalando
essas portas como é mostrado na Fig. 2.40. O sinal de polarização I osc desta

55
V N
V P
M 1 M 2
(a)
(b)
Figura 2.39. Par cruzado NMOS: (a) Diagrama elétrico; (b) Layout.
fonte, que está ligado na parte superior do circuito, chega às portas de ambos os
transistores e ao dreno do transitor do espelho de corrente. As regiões fontes dos
transistores estão ligadas a V dd usando a camada MET2. A corrente de saída é
levada via o MET1 pela parte inferior do circuito até os indutores.
A máxima densidade de corrente da camada MET1 é de 1mA/µm [25]. As
conexões de metal aos drenos e fontes dos transistores foram feitos através de 3
trilhas de largura 2 µm para que as linhas possam suportar uma corrente de até
6 mA, sem exceder o limite permitido pela tecnologia.
Figura 2.40. Layout da fonte de corrente.

56
Buffer para Teste
O layout completo do buffer é mostrado na Fig. 2.41. Observando da esquerda
para direita, o primeiro circuito é a rede de polarização (R 1 ,C 1 ). A seguir temos
a resistência R 2 , o transistor do espelho de corrente (M 1 ) e os transistores
do primeiro seguidor (M 2 , M 3 ). Logo depois o capacitor da segunda rede de
polarização (C 2 ) e por último, ao lado direito da figura, os dois transistores do
segundo seguidor (M 4 ,M 5 ).
Figura 2.41. Layout do buffer.
Os resistores de polarização foram implementados numa estrutura tipo zigzag
na camada POLY2 de 1 µm de largura e 196,4 µm de comprimento. Como
a corrente que passa por estes resistores é quase nula, a largura da trilha foi a
mínima permitida pela tecnologia.
Os capacitores foram implementados com as camadas POLY1 e POLY2. Os
contatos de ambas as placas foram distribuídos na área toda, e para que os contatos
atingissem a camada inferior (POLY1) foi preciso fazer buracos na camada
superior (POLY2). Esta estrutura possui uma capacitância menor do que uma
estrutura com as placas paralelas completas e contatos nas laterais, mas garante
o mesmo potencial na área toda do capacitor.
O capacitor C 1 é uma estrutura quadrada de 27 µm de lado. Com estas
dimensões, o dispositivo apresenta uma capacitância próximo do valor esperado,
600 fF. Para projetar o capacitor C 2 , 2,4 pF, utilizou-se um arranjo de 2x2 da
estrutura usada para implementar o capacitor C 1 . O layout dos capacitores é
ilustrado na Fig. 2.42.
O layout do primeiro seguidor do buffer e o transistor espelho de corrente é
mostrado na Fig. 2.43, ou seja, é uma ampliação da parte esquerda da Fig. 2.41.

57
(a)
(b)
Figura 2.42. Layout dos capacitores: (a) 600 fF; (b) 2,4 pF.
Os transistores da figura usam os mesmos nomes usados no diagrama esquemático
da Fig. 2.35. Cada um dos transistores M1, M2 e M3 foram implementados
como 5 transistores em paralelo com larguras de canal de 6 µm, 12 µm e 6 µm,
respectivamente, largura mínima L=0,35 µm, e contatos ao substrato nas laterais.
Figura 2.43. Layout do primeiro seguidor.
Os transistores M4 e M5, que formam o segundo seguidor (Fig.2.44), foram
implementados com 60 transistores em paralelo com larguras do canal de W=5
µm e W=10 µm, respectivamente. Colocou-se contatos ao substrato na parte
inferior e superior do seguidor e nas laterais dos transistores.
A conexão entre o dreno do transistor M4 e a fonte do transitor M5, nó de saída
do buffer, foi feita com MET1. Porém, este nó foi levado até MET4 para ligá-lo

58
Figura 2.44. Layout do segundo seguidor.
ao PAD de saída. Desta forma, o intuito é reduzir as capacitâncias parasitárias
entre a linha e o substrato, e ainda reduzir as capacitâncias parasitárias nos nós
de saída do circuito. A estrutura do PAD, célula fornecida pela foundry, gera
uma capacitância parasitária de 400 fF do nó de saída para VSS (terra).
2.4.3 Simulações Pós-Layout
Com o intuito de caracterizar o comportamento do oscilador, foram feitas as
simulações descritas a seguir. A ferramenta utilizada para simulação foi Eldo RF
de Mentor Graphics [47]. O programa permite realizar a análise do circuito em
regime senoidal permanente, steady-state, para o cálculo do conteúdo espectral e
da forma de onda em cada nó do circuito. Possui funções para o tratamento de
circuitos operando a altas freqüências e oferece o cálculo de ruído de fase usando
comandos simples [48], [49].
Como já mencionado antes, o circuito foi projetado na tecnologia C35B4,
CMOS 0,35 µm de AustriaMicroSystems (AMS), processo com 4 camadas de
metal e 2 níveis de polisilício [25]. Durante o projeto, não se contou com a última
versão completa do Design Kit do fabricante, mas teve-se acesso aos documentos
atualizados da tecnologia e aos modelos de simulação. O arquivo para a extração
de componentes e capacitâncias parasitárias foi criado a partir do arquivo
correspondente do processo CSD, CMOS 0,35 µm da mesma foundry, processo
precursor do C35B4 com três camadas de metal.
A tecnologia ainda está em desenvolvimento, razão pela qual a AMS disponibilizou
atualizações dos parâmetros do processo e modelos de simulação durante
o último ano. O modelo usado para o transistor é o modelo BSIM3v3. A AMS

59
fornece um modelo para operação do transistor até 1 GHz e um outro modelo para
a operação do transistor em freqüência de até 6 GHz. Estes modelos possuem
parâmetros para a modelagem tanto do ruído térmico como do ruído flicker. Os
parâmetros de ruído usado pela foundry, os métodos de extração dos parâmetros
e as curvas características do ruído dos transistores estão conteúdos nos documentos
de descrição da tecnologia [50].
Forma de onda de saída do oscilador
Para verificar o funcionamento do oscilador, a simulação mais simples é polarizar o
circuito e observar a forma de onda nas saídas do circuito. Realizou-se simulações
no tempo e no domínio da freqüência, e analisou-se as formas de onda em cada
uma das saídas do oscilador (VN, VP), na saída diferencial do oscilador (VP-VN)
e nas saídas do buffer (VNN, VPP). As saídas do buffer foram carregadas com a
resistência de carga do equipamento de medida (50 Ω).
Polarizou-se o circuito com tensão de alimentação de Vdd = 3,3 V, corrente
do oscilador Iosc= 2 mA, corrente de polarização do buffer de 3 mA e tensão de
polarização do buffer Vbias = 2,5 V. A amplitude da saída diferencial do oscilador
(Vp-Vn) obtida foi de 0,9 V ao simular com parâmetros típicos, 0,8 V simulando
com parâmetros slow e 0,75 V com parâmetros fast. A forma de onda vista no nó
de saída do buffer para teste apresenta amplitudes de oscilação de 50 mV, 25 mV
e 75 mV para simulações com parâmetros typical, slow e fast, respectivamente.
Ao simular o circuito com resposta no tempo, é preciso esperar que o circuito se
estabilize. Por esta razão, simulou-se o circuito por 500 ns e observou-se os últimos
ciclos do sinal, ver Fig. 2.45. Por outro lado, as formas de ondas geradas pela
simulação no domínio da freqüência e a título de comparação foram convertidas
para uma representação no ”tempo” que Eldo permite, e são graficadas a partir do
tempo zero, como é mostrado na Fig. 2.46. Tanto as formas de onda produzidas
pelas simulação no tempo como as produzidas pela simulação no domínio da
freqüência apresentaram as mesmas amplitudes, como era esperado.
Simulou-se o circuito durante 500 µs para detectar se existia algum tipo de modulação
de amplitude ou de freqüência produzido por um sinal de baixa freqüência
que não fosse detectável pela simulação no domínio da freqüência. A simulação
não mostrou modulação alguma.

60
Tensão [V]
1,20
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
−1,00
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Tensão [V]
0,60
0,50
0,40
0,30
0,20
0,10
0,00
−0,10
−0,20
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(a)
(b)
Tensão [V]
1,20
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
−1,00
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Tensão [V]
0,40
0,35
0,30
0,25
0,20
0,15
0,10
0,05
0,00
−0,05
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(c)
(d)
Tensão [V]
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Tensão [V]
0,80
0,70
0,60
0,50
0,40
0,30
0,20
0,10
0,00
−0,10
−0,20
497,0 497,5 498,0 498,5 499,0 499,5 500,0
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(e)
(f)
Figura 2.45. Simulação no tempo para vários tipos de parâmetros de processo.
Formas de onda nas saídas do: (a) Oscilador (typical); (b) Buffer (typical); (c)
Oscilador (slow); (d) Buffer (slow); (e) Oscilador (fast); (f) Buffer(fast)

61
Tensão [V]
1,20
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
−1,00
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Tensão [V]
0,60
0,50
0,40
0,30
0,20
0,10
0,00
−0,10
−0,20
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(a)
(b)
Tensão [V]
1,20
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
−1,00
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Tensão [V]
0,40
0,35
0,30
0,25
0,20
0,15
0,10
0,05
0,00
−0,05
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(c)
(d)
Tensão [V]
1,00
0,80
0,60
0,40
0,20
0,00
−0,20
−0,40
−0,60
−0,80
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Tensão [V]
0,80
0,70
0,60
0,50
0,40
0,30
0,20
0,10
0,00
−0,10
−0,20
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
Tempo [ns]
Vn Vp Vp−Vn
Vnn Vpp Vpp−Vnn
(e)
(f)
Figura 2.46. Simulação em regime permanente para vários tipo de parâmetros
de processo. Formas de onda nas saídas do: (a) Oscilador (typical); (b) Buffer
(typical); (c) Oscilador (slow); (d) Buffer (slow); (e) Oscilador (fast); (f)
Buffer(fast)

62
Freqüência de oscilação versus Tensão de controle
Variou-se a tensão de controle Vctrl de 1,2 até 3,3 volts e observou-se a variação
da freqüência de oscilação. O valor mínimo da faixa de varredura foi determinado
pela tensão mínima possível antes do diodo ser polarizado diretamente. O valor
máximo de freqüência da faixa de varredura corresponde ao valor da tensão de
alimentação.
Freqüência de oscilação [GHz]
2,80
2,70
2,60
2,50
2,40
2,30
2,20
2,10
TYPICAL
FAST
SLOW
2,00
1,0 1,5 2,0 2,5 3,0 3,5
Tensão de controle [Volts]
Figura 2.47. Freqüência de oscilação versus Tensão de controle.
O oscilador, simulado com parâmetros típicos de processo, apresenta uma faixa
de variação de freqüência de 280 MHz, ou seja, a freqüência mínima é de 2,28 GHz
e a máxima de 2,56 GHz, A freqüência de oscilação de 2,4 GHz, freqüência para
o qual o circuito foi projetado, foi obtida aplicando-se uma tensão de controle
igual a 1,85 V.
A simulação com parâmetros slow possibilita uma faixa de sintonia de 2,15
GHz até 2,47 GHz, e a simulação com parâmetros fast mostra uma variação de
freqüência de 2,15 GHz até 2,32 GHz. Cabe ressaltar que estes valores foram obtidos
usando-se o modelo para altas freqüências, não disponível durante o projeto
na sua fase inicial e nem antes do envio do layout para fabricação.
A variação das faixas de freqüência dos osciladores simulados com modelos
slow e fast é produzida, entre outros fatores, por causa da variação de capacitância
de porta dos transistores e a variação da tensão média entre os terminais dos
varactores.
No modelo slow a espessura do óxido de porta é maior, a capacitância de
porta será menor e poder-se-ia esperar freqüência de oscilação maior do que a
obtida com os parâmetros típicos. Porém, os sinais em cada um dos nós V P e

63
V N do circuito simulado com os parâmetros slow terá um nível DC maior do que
o nível DC achado no circuito com parâmetros típicos (vide Fig. 2.45.a e Fig.
2.45.c). Isto produzirá uma tensão de polarização reversa dos diodos menor e
maior capacitância gerada pelo varactor. Este incremento da capacitância implicará
em uma diminuição da freqüência de oscilação. No modelo FAST, enquanto
que as capacitâncias de porta dos transistores são maiores, as capacitâncias geradas
pelos diodos varactores são menores do que as obtidas no circuito simulado
com parâmetros típicos.
Amplitude de oscilação versus Tensão de controle
Observou-se que a variação da tensão de controle, além de variar a freqüência
de oscilação, também provoca uma variação da amplitude pico-a-pico do sinal
diferencial entre os nós de saída do oscilador V P e V N . A curva da Fig. 2.48
apresenta esta análise. A eq. 2.45 mostra que a amplitude de oscilação depende
da resistência em paralelo equivalente do circuito tanque (R p ), e o valor desta
resistência muda com a freqüência de oscilação. Logo, o incremento da freqüência
de oscilação implica num incremento da amplitude de oscilação.
1,00
Amplitude de oscilação [Volts]
0,90
0,80
0,70
0,60
TYPICAL
FAST
0,50
SLOW
1,0 1,5 2,0 2,5 3,0 3,5
Tensão de controle [Volts]
Figura 2.48. Amplitude de oscilação versus tensão de controle
Ao simular com parâmetros típicos, a amplitude pico a pico do sinal de saída
do oscilador é de 0,78 V com tensão de controle de 1,2 V, e a amplitude máxima
de oscilação é de 0,91 V quando a tensão de controle for de 3,3 V. A simulação
com parâmetros slow mostra uma variação de amplitude de 0,65 V até 0,85 V.
Os resultados da simulação com parâmetros fast mostram uma variação de 0,69
V a 0,76 V.

64
Potência de saída versus tensão de controle
Usando os dados de amplitude de saída do oscilador obtidos na simulação é
possível calcular uma estimativa da potência de saída do oscilador considerando
uma resistência de carga R L = 50 Ω. A potência de saída está dada por:
onde:
P out =
P out = V ef
2
(2.63)
R L
( ) 2 Vp
√ . 1
(2.64)
2 R L
P out : Potência de saída em Watts;
V ef
V p
R L
: Voltagem efetiva;
: Voltagem pico;
: Resistência de carga.
Para expressar a potência de saída do oscilador em dBm (P dBm ) usa-se a
expressão:
A Fig.
( )
Pout
P dBm = 10.log
1mW
(2.65)
2.49 mostra a estimativa da potência de saída considerando uma
resistência de carga de 50 Ω em função da tensão de controle.
9,5
9,0
Potência de saída [dBm]
8,5
8,0
7,5
7,0
6,5
TYPICAL
FAST
6,0
SLOW
1,0 1,5 2,0 2,5 3,0 3,5
Tensão de controle [Volts]
Figura 2.49. Potência de saída versus tensão de controle

65
Freqüência de oscilação versus Corrente de polarização do oscilador
Outro fator que provoca variação na freqüência de oscilação é a alteração da
corrente de polarização (I osc ). Ou seja, a tensão média dos nós de saída do
oscilador (Vn, Vp) depende desta corrente I osc . Ao incrementar a corrente I osc , a
tensão nos anodos dos diodos varactores aumentará e como a tensão de controle
da freqüência V ctrl foi mantida constante, a tensão entre os terminais dos diodos
então diminuirá. Esta diminuição de tensão implica numa capacitância maior e,
por conseguinte, uma freqüência de oscilação menor. A dependência da freqüência
de oscilação em função da corrente de polarização é mostrada na Fig. 2.50.
2,45
Freqüência de oscilação [GHz]
2,40
2,35
2,30
2,25
2,20
2,15 TYPICAL
FAST
SLOW
2,10
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5 6,0 6,5
Corrente de Polarização do oscilador [mA]
Figura 2.50. Freqüência de oscilação versus corrente de polarização do oscilador,
com V ctrl =1,85 V.
Aplicou-se uma corrente de referência I osc de 2 mA, valor da corrente para
o qual o circuito foi projetado, até 6 mA, a corrente máxima dentro dos limites
de densidade de corrente permitida das linhas de metal dos transistores da fonte
de corrente. A tensão de controle V ctrl foi mantida fixa em 1,85 V, valor para o
qual a freqüência de oscilação atingida é 2,4 GHz com I osc = 2 mA. Os resultados
da simulação com parâmetros típicos mostram uma variação da freqüência de
oscilação de 2,40 GHz até 2,29 GHz. O que significa que para incrementar I osc
será preciso aumentar V ctrl para atingir 2,4 GHz como freqüência de oscilação. A
simulação com parâmetros slow apresenta uma variação da freqüência de oscilação
de 2,29 GHz até 2,21 GHz. A freqüência de oscilação obtida da simulação do
circuito com parâmetros fast varia entre 2,23 GHz e 2,13 GHz. Destas simulações
podemos ver que o incremento em I osc de 2 mA para 6 mA, implica numa redução
de aproximadamente 100 MHz da freqüência de oscilação.

66
A corrente de referência do espelho de corrente, I osc , não é exatamente a
mesma corrente de polarização do oscilador. Isto se deve à diferênça entre as
tensões dreno-fonte dos transistores e o efeito de modulação de canal. A corrente
de polarização do oscilador varia em função da fonte de referência do espelho de
corrente conforme ilustra a Fig. 2.51.
Corrente de Polarização do oscilador [mA]
6,5
6,0
5,5
5,0
4,5
4,0
3,5
3,0
TYPICAL
2,5
FAST
2,0
SLOW
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5 6,0
Corrente de Referência do Espelho de Corrente (I osc ) [mA]
Figura 2.51. Corrente de polarização do oscilador versus corrente de referência
do espelho de corrente (I osc ).
Amplitude de oscilação versus Corrente de polarização do oscilador
A análise por simulação da variação da amplitude pico-a-pico de oscilação em
função da corrente de polarização do oscilador é mostrada na Fig. 2.52. A
amplitude de oscilação é diretamente proporcional à corrente de polarização [46]
quando o circuito opera na região de current limited, onde os transistores estão
operando em saturação.
Variou-se a corrente I osc de 2mA até 6 mA. A simulação com parâmetros
típicos mostra que a amplitude varia de 0,85 V até 1,63 V. A simulação com
parâmetros slow mostra uma variação na amplitude de 0,75 V até 1,64 V, e por
último, a simulação com parâmetros fast mostra uma variação da amplitude de
0,72 V até 1,35 V.
Ruído de Fase
Aproveitou-se a capacidade de simulação no dominio da freqüência do Eldo para
realizar o cálculo do ruído de fase do oscilador. A curva da Fig. 2.53 mostra o
ruído de fase em função de ∆F = Freqüência - Freqüência de oscilação.

67
Amplitude de Oscilação [V]
1,70
1,60
1,50
1,40
1,30
1,20
1,10
1,00
0,90
TYPICAL
0,80
FAST
0,70
SLOW
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5 6,0 6,5
Corrente de Polarização do oscilador [mA]
Figura 2.52. Amplitude de oscilação versus corrente de polarização do oscilador
Variou-se ∆F de 1 Hz até 100 MHz para identificar as duas primeiras regiões
de densidade espectral de potência do ruído de fase descritas no modelo proposto
por Lesson (Fig. 2.5): a primeira região proporcionl a 1/∆ω 3 (inclinação de 30
dB por década) para as freqüências próximas da freqüência de oscilação e uma
segunda região proporcional a 1/∆ω 2 (inclinação de 20 dB por década). O ponto
de mudança da inclinação está próximo de ∆F=200 KHz. Isto significa que a
influência do ruído flicker dos transistores do oscilador só será significativa em
freqüências até 200 KHz distanciadas da freqüência de oscilação.
Ruído de Fase [dBc/Hz]
50
0
−50
−100
−150
TYPICAL
FAST
SLOW
−200
1e+00 1e+01 1e+02 1e+03 1e+04 1e+05 1e+06 1e+07 1e+08
∆F [Hz]
Figura 2.53: Ruído de fase do oscilador.
Simulou-se ainda o ruído de fase de osciladores com a mesma corrente de polarização
(I osc = 2 mA ) e tensão de controle (V ctrl = 1,85 V), usando-se os modelos
slow e fast dos transistores. A freqüência de oscilação destes dois osciladores é

68
menor, como foi mostrado na Fig. 2.47, mas o ruído de fase apresenta um corportamento
semelhante, possui as duas regiões com as mesmas inclinações e o ponto
de mudança da inclinação próximo de ∆F=200 KHz.
Os resultados das simulações do ruído de fase a 1 MHz, 2 MHz e 3 MHz da
freqüência de oscilação são resumidos na Tabela 2.2.
Tabela 2.2: Resultados de simulação do ruído de fase [dBc/Hz]
Ruído de fase typical slow fast
L{1 MHz} -118 -118 -117
L{2 MHz} -124 -124 -123
L{3 MHz} -128 -128 -127

Capítulo 3
Resultados Experimentais do
oscilador
Neste capítulo apresentaremos primeiro o layout completo do circuito fabricado,
em seguida a placa de teste, e os procedimentos de teste são abordados. Finalmente,
resultados de medidas do protótipo são apresentados e discutidos.
O chip fabricado comtêm blocos que fazem parte de um sistema transceptor
em desenvolvimento pela equipe, que foram o VCO, mixer, LNA, sintetizador de
freqüência, amplificador de potência, e dois blocos que combinam alguns destes
blocos básicos, que foram: mixer e VCO, e mixer, VCO e LNA. Além dos blocos,
o indutor do VCO e o indutor do mixer foram construidos como estruturas
separadas para possibilitar sua caracterização. O layout completo do circuito é
apresentado na Fig. 3.1.
O circuito oscilador foi testado no laboratório de medidas do LME/EPUSP.
Os equipamentos utilizados foram o microprovador de microondas, um analisador
de espectro e quatro fontes de tensão DC para a polarização do circuito. A lista
detalhado dos instrumentos usados é apresentada na tabela 3.1.
Tabela 3.1: Equipamento utilizado para realizar os testes.
Equipamento Marca Modelo
Microprovador de microondas CASCADE 42
Bias Tee HP 33150A
Analisador de Espectro HP 8565E
Fonte de tensão DC HP 3615A
Fonte de tensão DC HP 3617A
Fonte de tensão DC HP 3620A
Fonte de tensão DC HP 3620A
69

70
Figura 3.1. Microfotografia do chip fabricado.
O diagrama de montagem do equipamento é ilustrado na Fig. 3.2. As fontes
estão ligadas nos PADs de polarização do circuito, a seguir: fonte de alimentação
(Vdd), tensão de controle de freqüência (Vctrl), tensão de polarização do buffer
(Vbias) e tensão de polarização da fonte de corrente do buffer (Ibuff). O PAD Iosc
foi ligado a um resistor variável para controlar a tensão da porta do transistor
espelho de corrente. Utilizou-se uma ponta de prova tipo cascode casada com
50 Ω adequada para tese de sinais RF (Terra-Sinal-Terra pitch 200 µm) para
ligar a saída do circuito ao analisador de espectro. Foi projetada e fabricada
uma placa de teste e foi feita microsolda entre os PADs de Vbias, Vctrl e Vdd e
linhas metálicas da placa para facilitar a polarização do circuito VCO. Utilizou-se
pontas secas para conectar as fontes de tensão às linhas de polarização e PADs
do circuito. Estas pontas são simplesmente agulhas que podem ser encostadas
nos PADs do circuito para polarizá-lo mas elas não tem nenhum tipo de filtro
que garanta a estabilidade da tensão aplicada.
A placa foi projetada pensando em soldar capacitores que estabilizassem as
tensões de polarização do circuito. Porém, como a placa foi projetada para a
polarização de vários circuitos existentes no mesmo chip, a quantidade de linhas
de polarização é alto. Isto implica em trilhas finas e pouco espaço para a soldagem
de capacitores. O desenho completo da placa, onde as trilhas usadas para a

71
polarização estão nomeadas, é mostrado na Fig. 3.3.
Figura 3.2. Esquema da montagem para o teste do protótipo.
A corrente de polarização do oscilador é controlada com um resistor variável
ligado entre o PAD Iosc e terra. Este resistor controla a tensão na porta do
transistor PMOS configurado como espelho de corrente, e por conseguinte, a
corrente de polarização do oscilador. Inicialmente, pensou-se usar uma fonte de
tensão ligada ao PAD Iosc, mas uma fonte de tensão ligada nesse ponto teria que
drenar corrente e considerou-se que seria melhor usar o resistor.
Figura 3.3. Placa para teste do circuito.

72
3.1 Análise espectral do sinal de saída
A saída do circuito foi observada no analisador de espectro. É preciso eliminar o
nível DC da saída do oscilador pois o equipamento só suporta até 0,2 V DC na
sua entrada e os resultados da simulação mostraram que o nível DC da saída é
próximo de 0,5 V. Para proteger a entrada do equipamento, utilizou-se um bias
tee conectado na entrada do sintetizador. Devido à simetria do circuito, tanto a
saída VNN como VPP podem ser observadas, o esquema da Fig. 3.2 mostra a
ligação no PAD VNN apenas como um exemplo.
O valor de Vdd foi estabelecido em 3,3 V, tensão de alimentação da tecnologia
usada. Mudou-se o valor do resistor até atingir uma corrente de polarização do
oscilador Iosc igual a 2 mA. O valor da fonte ligada ao PAD Ibuff foi ajustada até
obter uma corrente de 3 mA passando pelo espelho de corrente de cada buffer.
A tensão do nó Vbias foi ajustada para obter a maior tensão na saída. A tensão
de controle (V ctrl ) foi ajustada para obter uma freqüência de oscilação de 2,4
GHz. A Fig. 3.4 mostra o espectro de potência do sinal medido. O espectro de
potência medido mostra que o oscilador atinge a freqüência de oscilação desejada
e a amplitude de saída no nó VNN está próximo do valor obtido nas simulações.
Porém, o sinal está acompanhado de muito ruído, ou seja, o espectro se ve afetado
pelo ruído.
Considera-se que as possíveis causas deste ruído são: (1) Uma ”terra” não
muito estável, ou seja, componentes AC de altas freqüências existentes não filtradas.
O circuito não tem um PAD exclusivo para a ligação a terra. A terra do
circuito está sendo ligada através da ponta tipo cascode de RF ligada no PAD
de saída do circuito; (2) Variação na tensão de controle de freqüência. O sinal
V ctrl está sendo aplicado usando uma ponta seca, mas não existe capacitor ligado
neste nó; (3) O oscilador medido foi um oscilador que faz parte do sintetizador de
freqüência, o circuito anexo poderia estar introduzindo ruído no oscilador. Durante
os primeiros testes do VCO, por causa do pouco cuidado na manipulação
do circuito o buffer apresentou falhas e não possuia o ganho esperado.
3.2 Faixa de variação da Freqüência de oscilação
Mudou-se a tensão de controle de freqüência, Vctrl, de 1,2 V até 3,3 V e polarizouse
o oscilador com 2 mA da mesma maneira como foi feita a simulação do circuito.

73
Figura 3.4. Espectro de potência do oscilador, foto da tela do analisador de
espectro.
Observou-se a variação da freqüência de oscilação e comparou-se dados medidos
com dados obtidos da simulação, estes dados são mostrados na Fig. 3.5.
Observa-se o mesmo comportamento na variação de freqüência entre os dados
obtidos das medidas e os dados obtidos por simulação, o incremento da tensão de
controle implica num incremento da freqüência de oscilação. Ressalta-se também
que a faixa de freqüência do circuito fabricado está bem próxima da faixa de
freqüência obtida pelas simulações. A freqüência de oscilação variou entre 2,21
GHz e 2,53 GHz. O desvio máximo da freqüência medida comparada com os
resultados da simulações é 70 MHz quando o circuito é polarizado com Vctrl=1,2
V, o desvio mínimo foi de 30 MHz quando o circuito é polarizado com Vctrl=3,3 V.
O oscilador ainda cobre a faixa de freqüência de oscilação esperada. A freqüência
de oscilação de 2,4 GHz é atingida quando uma tensão de controle de 2,1 V é
aplicada.

74
2,60
Freqüência de oscilação [Hz]
2,55
2,50
2,45
2,40
2,35
2,30
2,25
Teste
2,20
Simulação
1,00 1,50 2,00 2,50 3,00 3,50
Tensão de Controle (Vctrl) [V]
Figura 3.5. Freqüência de oscilação versus Tensão de controle (Vctrl).
3.3 Amplitude de Saída
Conservou-se as mesmas condições de polarização do teste anterior. Mudou-se a
tensão de controle de freqüência (Vctrl) entre 1,2 V e 3,3 V e fixou-se a corrente
de polarização em 2 mA. Não é possível medir a amplitude de saída do nó de saída
do oscilador propriamente dito (VN ou VP), mas é possível apenas observar a
amplitude da saída do buffer e comparar com os dados obtidos na simulação.
Do analisador de espectro foram tomados dados de potência do sinal de saída
do buffer, medidos em dBm, para cada um dos valores de V ctrl com incremento de
0,1 V. Transformou-se esses dados a valores de amplitude do sinal de saída, em
volts, e comparou-se estes dados com os dados obtidos na simulação. Os dados
medidos e os dados obtidos na simulação são apresentados nas curvas da Fig. 3.6.
Amplitude de oscilação da saida VNN [V]
0,110
0,105
0,100
0,095
0,090
0,085
0,080
Simulação
0,075
Teste
1,00 1,50 2,00 2,50 3,00 3,50
Tensão de Controle (Vctrl) [V]
Figura 3.6. Amplitude de oscilação no nó VNN versus Tensão de controle.
Os dados da Fig. 3.6 mostram que a amplitude de saída medida está próxima
dos resultados da simulação, mostrando um desvío da ordem de 10 %. Conside-

ando estes resultados, pode-se inferir que a amplitude de oscilação no nó de saída
do oscilador também deve estar próxima dos resultados dados pela simulação.
75
3.4 Ruído de fase
Não foi possível medir o ruído de fase devido a que o sinal obtido não é um sinal
”limpo”. O espectro mostra muitos picos que impedem que se faça a medida.
Uma solução sugerida para este problema é a fabricação de uma placa de teste
dedicada para facilitar a polarização do VCO e a adição de capacitores externos
para dar maior estabilidade aos sinais de polarização. O sinal que se deve ter
maior cuidado é o sinal de controle de freqüência V ctrl , já que qualquer variação
de tensão nesse nó será refletida diretamente na freqüência de saída do oscilador.
Figura 3.7. Espectro da potência de saída do oscilador. span=10 Mhz.
O espectro do sinal obtido no analisador, configurado o equipamento com span
de 10 MHz é mostrado na Fig. 3.7.
É possível fazer uma estimativa do ruído de fase a partir da imagem da Fig.
3.7. No analizador de espectro superheterodino, a potência do sinal medido é
integrado na banda determinada pelo parâmetro RBW (Resolution Bandwidth),
pois este parâmetro determina a largura de banda dos filtros passabanda sintonizado
na freqüência IF (Intermediate-Frequency). Porém, a definição do ruído

76
de fase considera a potência do ruído integrado numa largura de banda de 1 Hz,
portanto é preciso fazer a correção ao valor medido na tela do equipamento, como
é mostrado a continuação:
L{∆F } = ∆P − 10.log(RBW ) (3.1)
onde:
L{∆F } : Ruído de fase medido a ∆F da freqüência de oscilação;
∆P : Diferência em potência entre a portadora e a banda lateral;
RBW Resolution Bandwith. Largura de banda do filtro IF.
No analizador de espectro utilizado, ao estabelecer um SPAN de 10 MHz e
utilizar a configuração automática do RBW, o RBW é fixado em 100 KHz. A
diferência de potência ∆P vista na tela, a 3 MHz da freqüência da portadora
é aproximadamente -50 dBc. Com estes valores, o ruído de fase a 3 MHz da
freqüência de oscilação está dado por:
L{3MHz} = −50dBc − 10.log(100K) = −100dBc@3MHz (3.2)
O valor de ruído de fase estimado mostra que embora a montagem usada para
a medida do ruído de fase não foi a melhor, a resposta do circuito está próxima
de atingir a especificação de ruído de fase para a qual foi projetado.

Capítulo 4
Conclusões e Recomendações
4.1 Conclusões
Apresentou-se a função do circuito oscilador dentro de um sistema transceptor
de rádio freqüência. Explicou-se o conceito de ruído de fase e abordou-se dois
modelos usados para explicar o ruído de fase em osciladores.
Implementou-se um oscilador controlado por tensão a 2,4 GHz, em tecnologia
0,35 µm CMOS com 4 camadas de metal e 2 de polisilício, sem o uso de nenhum
componente externo. O projeto foi feito visando satisfazer o parâmetro de ruído
de fase calculado a partir das especificações do sistema de rádio Bluetooth.
O indutor, componente crítico do circuito, foi implementado como uma estrutura
planar nas duas últimas camadas de metal de quatro níveis disponíveis na
tecnologia. Utilizou-se o programa ASITIC para a modelagem de indutores com
diversas geometrias e escolheu-se a estrutura apropriada para o circuito com base
na resistência parasitária da estrutura, a faixa de variação de freqüência atingida
pelo circuito e a amplitude do sinal de saída do oscilador. Usou-se um diodo de
junção como elemento sintonizador da freqüência. Implementou-se este componente
como uma estrutura diferencial que garante um melhor fator de qualidade
do que o uso de dois diodos com estrutura single-ended. O layout foi feito tendo
cuidados para que o circuito fosse tão simétrico quanto possível para garantir
simetria do sinal gerado.
Das simulações pós-layout obteve-se uma faixa de variação de freqüência de
2,28 GHz até 2,56 GHz, faixa que inclui a freqüência requerida de 2,4 GHz, o ruído
de fase de -128dBc/Hz@3MHz e a amplitude de oscilação de 0,9 V. O circuito
oscilador é alimentado com uma fonte de 3,3 V e consome 2 mA.
77

78
Os testes do circuito mostraram que o oscilador possui uma faixa de variação
de freqúência de 2,21 GHz até 2,53 GHz. Esta faixa está próxima dos resultados
vistos na simulação e ainda inclui a freqüência de oscilação para a qual o circuito
foi projetado. Dos dados de amplitude de oscilação observados no nó de saída
do buffer pode-se inferir que a amplitude do sinal na saída do oscilador está
próxima dos resultados vistos na simulação. Os testes foram feitos com uma
fonte de alimentação de 3,3 V e aplicando uma corrente de 2 mA ao oscilador,
estes valores de polarização foram os mesmos usados durante as simulações.
A característica de ruído de fase do circuito não foi satisfactória. Considera-se
que a causa desse ruído são as variações dos sinais de polarização do circuito, em
especial, a tensão do nó V ctrl . Estas variações poder-se-iam reduzir com o projeto
de uma placa de teste dedicada para a polarização do oscilador.
4.2 Recomendações
Como os indutores são uma parte essencial dos circuitos osciladores LC e de
outros blocos dos sistemas de transmissão e recepção RF, é fundamental caracterizar
muito bem estes elementos usando a simulação, fabricação e validação dos
parâmetros esperados. Uma vez validado a ferramenta de simulação e ajustados
os parâmetros para uma tecnologia dada, o projeto de circuitos que usarem
estes elementos será muito mais fácil e confiável. A mesma situação acontece
com os varactores, no nosso grupo ainda nenhum trabalho tinha sido feito na
caracterização destes elementos.
Uma vez conhecidos os passos para o projeto e implementação do oscilador, a
implementação de um trabalho futuro que involva a interação com o PLL , mixer
ou onde o oscilador faça parte de um transceptor completo, características de amplitude
de oscilação e consumo podem ser mudadas para melhorar o desempenho
do circuito inteiro.
Para obter uma melhor resposta do circuito seria preciso criar uma placa que
permita o fácil acesso aos sinais de polarização e a soldagem de componentes
externos que proporcionem maior estabilidade aos sinais de polarização e adicionem
proteção ao circuito. O uso de capacitores soldados sobre a placa de teste
permitiria a redução de variação dos sinais de polarização é garantiria um sinal
de saída com menor ruído. O fato da proteção é importante porque para a

79
polarização do circuito está-se accesando a portas de transistores. A espessura
do óxido numa tecnologia como a usada é muito fina e o circuito é facilmente
destruído por manipulação.
Finalmente, é importante que sejam caracterizados os blocos que combinam
o VCO com outros, também disponíveis no chip protótipo, entre eles: VCO e
mixer, VCO, LNA e mixer, e o circuito sintetizador de freqüência.

Apêndice A
Arquivo de Parâmetros da
Tecnologia para ASITIC
;-------------------------------------------------------------------------------
; C35B4C3 0.35um CMOS technology file
;-------------------------------------------------------------------------------
; Based on documentation of AMS - Austria Micro Systeme International AG
; Document ENG-182 Rev 2
; DMPSV - LSI - USP
; Last changed on 15/07/2003
;-------------------------------------------------------------------------------
chipx=512 ; dimensions of the chip in x direction
chipy=512 ; dimensions of the chip in y direction
fftx=256 ; x-fft size (must be a power of 2)
ffty=256 ; y-fft size
TechFile=c35.tek
TechPath=.
freq=2.4 ; Frequency of operation
eddy=0
; layer 0 defined below is conductive
0
; p(-) bulk layer
rho = 19 ; ohm-cm
t = 725 ; microns
eps = 11.9
1
; Oxide
rho = 1e10 ; ohm-cm
t = 5.835 ; microns
eps = 3.9
0
layer = 1
; poly1
rsh = 8000
; sheet resistance Mili-Ohms/Square
t = 0.282 ; thickness (microns)
d = 0.2976
; dist from bottom of layer (at surface)
name = POLY1
color = Red
0
top = 1
bottom = 0
; metal 1 to poly
; via connects up to this metal layer
; via connectsdown to this metal layer
80

81
r = 2
width = .4
space = .5
overplot1 = .1
overplot2 = .2
name = CONT
color = blue
1
layer = 1
rsh = 80
t = 0.665
d = 0.935
name = MET1
color = light blue
; resistance per via
; width of via
; minimum spacing between vias
; minimum dist to top layer
; minimum dist to bottom layer
; metal1
; sheet resistance Mili-Ohms/Square
; thickness (microns)
; dist from bottom of layer (at surface)
1 ; metal 2 to metal 1
top = 2
; via connects up to this metal layer
bottom = 1
; via connectsdown to this metal layer
r = 1.2
; resistance per via
width = .5
; width of via
space = .5
; minimum spacing between vias
overplot1 = .1 ; minimum dist to top
overplot2 = .2 ; minimum dist to bottom
name = VIA
color = Magenta
2
layer = 1
rsh = 80
t = 0.640
d = 1.935
name = MET2
color = dark blue
; metal2
; sheet resistance Mili-Ohms/Square
; thickness (microns)
; dist from bottom of layer (at surface)
2 ; metal 3 to metal 2
top = 3
bottom = 2
r = 1.2
width = .5
space = .5
overplot1 = .2
overplot2 = .1
name = VIA2
color = cyan1
3
layer = 1
rsh = 80
t = 0.640
d = 2.935
name = MET3
color = Sienna
; metal3
; sheet resistance Mili-Ohms/Square
; thickness (microns)
; dist from bottom of layer (at surface)
3 ; metal 4 to metal 3
top = 4
bottom = 3
r = 1.2
width = .5
space = .5
overplot1 = .2

82
overplot2 = .1
name = VIA3
color = cyan1
4
layer = 1
; metal4
rsh = 40
; sheet resistance Mili-Ohms/Square
t = 0.925
; thickness (microns)
d = 3.935
; dist from bottom of layer (at surface)
name = MET4
color = Green
;-------------------------------------------------------------------------------

Referências Bibliográficas
[1] L. E. Larson, “Integrated circuit technology options for rfic’s present status
and future directions,” IEEE J. Solid-State Circuits, vol. 33, pp. 387–399,
Mar. 1998.
[2] M. Steyaert, “Single chip CMOS RF transceivers: wishful thinking or reality,”
in Low Power IC Design (Ref. No. 2001/042), IEE Seminar on, Jan.
2001, pp. 1/6–6/6.
[3] A. Abidi et al., “The future of CMOS wireless transceivers,” in IEEE ISSC
Conference Dig. Tech. Papers, Feb. 1997, pp. 118–119,440.
[4] B. Ackland, L. R. Carley, B. Kaiser, H. Kalter, K. Soumyanath, C. Svensson,
and P. Vasudev, “RF integration into CMOS and deep-submicron challenges,”
IEEE Des. Test. Comput., vol. 16, pp. 112–116, Jul.-Sep. 1999.
[5] J. R. Long and M. A. Copeland, “The modeling, characterization, and design
of monolithic inductors for silicon RF IC’s,” IEEE J. Solid-State Circuits,
vol. 32, pp. 736–745, May. 1997.
[6] A. M. Niknejad and R. Meyer, “Analysis, design and optimization of spiral
inductors and transformers for Si RF IC’s,” IEEE J. Solid-State Circuits,
vol. 33, pp. 329–330, Oct. 1998.
[7] F. Svelto, S. P. Erratico, and R.Castello, “A Metal-Oxide-Semiconductor
varactor,” IEEE Electron Device Lett., vol. 20, pp. 164–166, Apr. 1999.
[8] F. Svelto, S.Manzini, and R.Castello, “A three terminal varactor for RF IC’s
in standard CMOS technology,” IEEE Trans. Electron Devices, vol. 47, pp.
893–895, Apr. 2000.
[9] P. Andreani and S. Mattisson, “On the use of MOS in RF VCO’s,” IEEE
Trans. Electron Devices, vol. 35, pp. 905–910, Jun. 2000.
83

84
[10] A. Zolfaghari and B. Razavi, “A Low-Power 2.4-GHz transmitter/receiver
CMOS IC,” IEEE J. Solid-State Circuits, vol. 38, pp. 176–183, Feb. 2003.
[11] S. Mahdavi and A. Abidi, “Fully integrated 2.2-mW CMOS Front End for
900-MHz wireless receiver,” IEEE J. Solid-State Circuits, vol. 37, pp. 662–
669, May. 2002.
[12] A. Rofougaram et al., “A 2.4-GHz CMOS transceiver for bluetooth,” IEEE
J. Solid-State Circuits, vol. 36, pp. 2016–2024, Dec. 2001.
[13] B. Razavi, RF Microelectronics. McGraw-Hill, 1998.
[14] J. Craninckx and M. Steyaert, Wireless CMOS frequency synthesizer design.
Kluwer Academic Publishers, 1998.
[15] R. W. Rhea, Oscillator Design and Computer Simulation. Noble Publishing
Corporation, 1995.
[16] R. P. Bernardo, “Saw voltage-controlled oscillators,” Microwave Journal,
pp. 166–177, Sept. 2002. Disponível em: http://www.mwjournal.com
[17] J. Burghartz, M. Souyer, and K. Jenkins, “Multilevel-spiral inductors using
VLSI interconnect technology,” IEEE Electron Device Lett., vol. 17, pp. 428–
430, Sept. 1996.
[18] J. Craninckx and M. S. J. Steyaert, “A 1.8-GHz CMOS low-phase-noise
voltage-controlled oscillator with prescaler,” IEEE J. Solid-State Circuits,
vol. 30, pp. 1474–1482, Dec. 1995.
[19] L.Zu et al., “High Q-factor inductors integrated on MCM Si substrates,”
IEEE Trans. Comp., Packag., Manufact. Technol. B, vol. 19, pp. 635–643,
Aug. 1996.
[20] C. P. Yue and S. S. Wong, “On-Chip spiral inductors with patterned ground
shields for Si-based RF IC’s,” IEEE J. Solid-State Circuits, vol. 33, pp. 743–
732, May. 1998.
[21] J. Chang, A. Abidi, and M. Gaitan, “Large suspended inductors on silicon
and their use on 2µm CMOS RF amplifier,” IEEE Electron Device Lett.,
vol. 14, pp. 246–248, May. 1993.

85
[22] J. Craninckx and M. S. J. Steyaert, “A 1.8-GHz low-phase-noise CMOS
VCO using optimized hollow spiral inductors,” IEEE J. Solid-State Circuits,
vol. 32, pp. 736–744, May. 1997.
[23] P. Andreani, “A comparison between two 1.8GHz CMOS VCOs tuned by
different varactors,” in Proc. European Solid State Circuits Conf., Sept. 1998,
pp. 380–383.
[24] T. Soorapanth et al., “Analysis and optimization of accumulation-mode varactor
for RF ICs,” in Digest of Technical Papers. Symposium on VLSI Circuits,
Jun. 1998, pp. 32–33.
[25] AustriaMicroSystems. 0.35µm CMOS process technology. Disponível
em: http://www.austriamicrosystems.com/05foundry/indexc35.htm. Acessado
em: Jun., 2003.
[26] D. B. Leeson, “A simple model of feedback oscillator noise spectrum,”
PROC. IEEE, vol. 54, pp. 329–330, Feb. 1966.
[27] B. Razavi, “A study of phase noise in CMOS oscillators,” IEEE J. Solid-
State Circuits, vol. 31, pp. 331–343, Mar. 1996.
[28] A. Hajimiri and T. H. Lee, “A general theory of phase noise in electrical
oscillators,” IEEE J. Solid-State Circuits, vol. 33, pp. 179–194, Feb. 1998.
[29] J. Rudell, P. Gray, J. Weldon, J. Ou, and L. Lin, An integrated GSM/DECT
Receiver: Design Specifications. UCB Electronics Research Laboratory Memorandum,
1998.
[30] J. J. Carr, Secrets of RF circuit design. Mc Graw Hill, 1997.
[31] Bluetooth TM, Bluetooth Specification Version 1.1, Feb. 2001. Disponível
em: http://www.bluetooth.com/
[32] R. Schiphorst, “Channel selection requirement for bluetooth receivers
using a simple demodulation algorithm,” in ProRISC Workshop 2001,
Veldhoven, The Netherlands, Nov. 2001, pp. 1–8. Disponível em:
http://www.stw.nl/prorisc/proc-2001/toc.html
[33] L. Larson, RF and MIcrowave circuit design for wireless communication.
Artech House, INC., 1997.

86
[34] Ansoft Corporation, Designing RFIC Modules for 2.4 GHz wireless application,
Jun. 2002.
[35] L. C. Moreira, “Estruturas de indutores monolíticos para circuitos RF na
tecnologia MOS,” Tese de Doutorado, Escola Politécnica da Universidade de
São Paulo, Brasil, 2002.
[36] J. Craninckx and M. S. J. Steyaert, “Low-noise voltage-controlle oscillators
using enhanced LC-tanks,” IEEE Trans. Circuits Syst. II, vol. 42, pp. 794–
804, Dec. 1995.
[37] S. S. Mohan, “The design, modeling and optimization of on-chip inductor
and transformer circuits,” Tese de Doutorado, Stanford University, U.S.A,
Feb. 1999.
[38] Sonnet Software. Sonnet suites release 9. Disponível em:
http://www.sonnetusa.com/products/em/index.asp Acessado em: Aug.,
2003.
[39] Infolytica Corporation. Magnet software. Disponível em:
http://www.infolytica.com/en/products/magnet6/ Acessado em: Ago,
2003.
[40] A. M. Niknejad. Asitic: Analysis and simulation of spiral inductors and
transformers for ics. Disponível em: http://formosa.eecs.berkeley.edu/ niknejad/asitic.html.
Acessado em: Jul., 2003.
[41] Massachusets Institute of Technology. Fast field solvers. Disponível em:
http://www.fastfieldsolvers.com/ Acessado em: Out, 2003.
[42] H. Green, “Design of planar rectangular microelectronic inductors,” IEEE
Trans. Parts, Hybrids, Packag., vol. 10, pp. 1001–1009, Jun. 1974.
[43] A.-S. Porret, T. Melly, C. Enz, and E. A. Vittoz, “Design of high-Q varactors
for low-power wireless applications using a standard CMOS process,” IEEE
J. Solid-State Circuits, vol. 35, pp. 337–345, Mar. 2000.
[44] R. Gregorian and G. C. Temes, Analog MOS integrated circuits for signal
processing. Wiley, 1986.

87
[45] A. Hajimiri and T. H. Lee, “Design issues in CMOS differential LC oscillators,”
IEEE J. Solid-State Circuits, vol. 34, pp. 717–724, May. 1999.
[46] R. Aparicio and A. Hajimiri, “A noise-shifting diferential Colpitts VCO,”
IEEE J. Solid-State Circuits, vol. 37, pp. 1728–1736, Dec. 2002.
[47] Mentor Graphics Corporation. Eldo rf. Disponível em:
http://www.mentor.com/ams/eldorf.html. Acessado em: Nov., 2003.
[48] Mentor Graphics Corporation, Eldo RF User’s Manual. Mentor Graphics
Corporation, 2002.
[49] Mentor Graphics Corporation, VCO Simulations with Eldo RF
(tuning range and phase noise), Aug. 2000. Disponível em:
http://www.mentor.com/dsm/techpapers/
[50] Austria Microsystems, 0.35 µm CMOS C35 Noise Parameters, Apr. 2002.