Gerador de Sinais - PCS

EPUSP — PCS 2011 — Laboratório Digital
GERADOR DE SINAIS
Versão 2013
RESUMO
Esta experiência tem como objetivo a familiarização com o problema da conversão de sinais digitalizados
em sinais analógicos, o conversor digital-analógico de 8 bits DAC0800 da National e apresenta também a
memória EPROM 2716. A parte experimental apresenta o projeto de um gerador de sinais analógicos com
várias formas de onda (senóide, rampa, etc) usando a placa de desenvolvimento FPGA DE2 da Altera.
OBJETIVOS
Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:
Estudo de conversores D/A;
Aplicação de memórias;
Descrição de memórias ROM em VHDL.
1. PARTE TEÓRICA
1.1. Introdução à Conversão de Sinais
A grande maioria das grandezas físicas com as quais lidamos são grandezas analógicas por natureza. Tais
grandezas, como temperatura, pressão, velocidade, etc, são representadas por valores contínuos e,
assim, para poderem ser processadas por sistemas digitais precisam antes ser convertidas para uma
cadeia de bits. Esta conversão é conhecida como Conversão Analógica-Digital. De forma similar, para que
os sistemas digitais possam controlar ou atuar sobre variáveis analógicas torna-se necessária a
decodificação de uma cadeia de bits em uma grandeza que possa assumir uma gama contínua de valores
e não apenas níveis discretos especificados a partir dos níveis lógicos ‘0’ e ‘1’. Esta conversão é
conhecida como Conversão Digital-Analógica.
Os equipamentos que convertem grandezas físicas em sinais elétricos e vice-versa são chamados
transdutores. Por exemplo, grandezas como temperaturas, velocidades e posições são transformadas em
correntes ou tensões proporcionais. Como exemplo de transdutor pode-se citar o termistor, que muda o
valor de sua resistência conforme a temperatura a que estiver submetido.
A figura 1.1 apresenta o ciclo completo de processamento de uma grandeza física, envolvendo:
A conversão inicial do sinal oriundo do processo físico, através da passagem por um
Transdutor, criando o sinal analógico convertido;
O condicionamento desse sinal (se necessário), por meio de um Condicionador de Sinal,
gerando o sinal analógico condicionado;
A conversão do sinal por um Conversor A/D, resultando no sinal digitalizado;
O processamento do sinal realizado pelo Sistema Digital;
A conversão do sinal digital presente na saída do Sistema Digital feita por um Conversor
D/A;
O condicionamento desse sinal (se necessário), por meio de um Condicionador de Sinal,
gerando o sinal analógico condicionado; e
A conversão final do sinal, através da passagem por outro Transdutor, gerando um sinal que
pode ser utilizado novamente pelo processo físico.
Gerador de Sinais – quadrimestral (2013) 1

EPUSP — PCS 2011 — Laboratório Digital
Conversor
Sinal de
Processo
Físico
Trans
dutor
Sinal
Analógico
Convertido
Condicionador
de Sinal
Sinal
Analógico
Condicionado
A
D
Sinal
Digital
Sistema
Digital
Conversor
Sinal de
Processo
Físico
Trans
dutor
Sinal
Analógico
Condicionado
Condicionador
de Sinal
Sinal
Analógico
D
A
Sinal
Digital
Figura 1.1 - Etapas de Tratamento de Grandeza Físicas.
Até algum tempo atrás, o processamento dos sinais analógicos era desempenhado, em sua
maioria, por sistemas exclusivamente analógicos, baseados em circuitos integradores, somadores, etc.
Com o desenvolvimento dos sistemas digitais, no que diz respeito à funcionalidade, velocidade,
confiabilidade e custo, estes passaram a ocupar espaços antes exclusivos de sistemas analógicos.
Os sistemas digitais apresentam maior flexibilidade e facilidade de depuração. Entretanto um
ponto crítico é a interface entre os circuitos digitais e os circuitos analógicos. Assim, devem-se ter os
cuidados necessários no projeto destas interfaces uma vez que elas é também determinam a precisão,
rapidez de resposta e confiabilidade no processamento digital de informações.
1.2. Técnicas de Conversão D/A
Existem várias técnicas de conversão Digital-Analógica, em função da precisão desejada e do tempo
máximo aceitável para se realizar esta conversão, a saber (Matsunaga e Tsugawa, 2005):
Conversão D/A com resistências ponderadas;
Conversão D/A com resistências de pesos binários;
Conversão D/A em escada R-2R;
Conversão D/A com rede de capacitores com pesos binários;
Conversão D/A com oversampling;
entre outras.
Uma técnica de conversão bastante simples é aquela baseada em uma rede resistiva R-2R. Uma
vantagem desta técnica é o uso de apenas dois valores distintos de resistores. A figura 1.2 apresenta
esse tipo de rede resistiva.
Figura 1.2 – Rede resistiva R-2R para 4 bits.
Gerador de Sinais – quadrimestral (2013) 2

EPUSP — PCS 2011 — Laboratório Digital
Uma alternativa é usar uma rede NR. Aqui é utilizada uma rede de N resistores em série, onde N
corresponde ao número de divisões discretas dada pelo código digital, ou seja, trata-se de um grande
divisor resistivo de tensão. Para um conversor de 4 bits necessita-se de uma rede 16R, ou seja, 16
resistores iguais em série. Para 8 bits, há a necessidade de uma rede 256R. O divisor resistivo conectado
a um conjunto de chaves, controlado por um grande decodificador, é a base deste conversor. A figura 1.3
apresenta esse tipo de rede.
Figura 1.3 – Rede resistiva NR.
Para maiores informações sobre as técnicas de conversão digital-analógica, consulte as
referências (Matsunaga e Tsugawa, 2005) ou (Tocci et al. 2011).
Gerador de Sinais – quadrimestral (2013) 3

EPUSP — PCS 2011 — Laboratório Digital
2. PARTE EXPERIMENTAL
O circuito do Gerador de Sinais será desenvolvido de forma integrada, dividindo a implementação do
circuito na placa de desenvolvimento FPGA DE2 da Altera e no painel de montagens experimentais. A
parte digital do circuito deverá ser implementado na placa DE2 e os componentes analógicos no painel de
montagens experimentais. A integração das partes deve ser realizada com cuidado para não danificar as
partes.
2.1. Familiarização com o Conversor D/A DAC0800
Utilizar, para o conversor D/A DAC0800, a configuração mostrada na Figura 2.1, testando, estaticamente,
o seu funcionamento com as chaves C0-C7 do painel de montagens ligadas nas entradas E1-E8.
Figura 2.1 - Configuração do Conversor DAC0800.
a) Elaborar uma tabela e um gráfico da tensão de saída código de entrada. A tensão de saída é
positiva ou negativa?
b) Qual é a característica apresentada pelo gráfico do item a) para os valores iniciais do código de
entrada?
c) Qual é esta característica, para os valores finais?
d) Como os 8 bits de entrada do DAC0800 poderão ser conectados nos 6 bits de saída da memória
EPROM no projeto do gerador de sinais para que a amplitude do sinal gerado seja maximizado?
DICA: qual é o bit mais significativo da entrada digital do conversor D/A?
e) Em seguida ligar o buffer 74365 nas 6 entradas selecionadas do DAC0800 como preparação da
conexão com a placa FPGA DE2.
DICA: verifique a conexão dos sinais do buffer testando o circuito com a ligação das 6 entradas nas
chaves novamente. Teste alguns pontos e compare-os com os valores do gráfico do item 2.1.a).
Gerador de Sinais – quadrimestral (2013) 4

EPUSP — PCS 2011 — Laboratório Digital
2.2. Familiarização com a EPROM
Uma descrição em VHDL de um circuito similar a EPROM 2716 (2048x8) deverá ser desenvolvido. A
interface deste componente deverá seguir aquele definido na figura 2.2. O conteúdo é especificado pelo
arquivo eprom-mapa.mif disponível no site da disciplina.
Figura 2.2 – Interface da memória em VHDL.
A verificação deste componente deverá ser realizada e documentada no planejamento. Utilizar a saída de
um circuito contador de 8 bits nas entradas de endereços A0-A7 da memória EPROM e três chaves de
entrada F0 a F2 nas entradas A8-A10 da EPROM. Use um botão ou sinal de relógio na entrada de clock do
contador. Observar a saída da memória, conforme a figura 2.3 abaixo.
Figura 2.3 – Familiarização da memória.
f) Verifique o conteúdo da memória, acionando a entrada do contador. Consulte o mapa da EPROM
disponível no Laboratório Digital.
g) Verifique também o comportamento do bit b 7 da memória. Como este bit varia em função do
endereço da memória?
Gerador de Sinais – quadrimestral (2013) 5

EPUSP — PCS 2011 — Laboratório Digital
2.3. Especificação do Projeto do Gerador de Sinais
Projetar um sistema gerador de sinais analógicos, com a saída apresentando as funções seno, x 2 ,
exponencial, rampa, elíptica, x 3 e Gaussiana, considerando o seguinte diagrama de blocos (Figura 2.4):
Figura 2.4 - Diagrama de Blocos do Gerador de Funções.
Considere as seguintes condições:
As funções foram digitalizadas e os dados estão armazenados em uma memória EPROM, cada
uma em 256 posições consecutivas, que formam uma página (Obs.: a função rampa está
repetida);
Os bits da saída da EPROM b 7 , b 6 , ..., b 0 são assim constituídos:
- b 0 a b 5 : valor digitalizado da função;
- b 6 : não utilizado;
- b 7 : sinal para sincronização do osciloscópio.
Os “mapas” de gravação da EPROM estão disponíveis no Laboratório Digital.
Para selecionar uma função deve-se acionar o botão FUNÇÃO (o que deve fazer acender o LED L0
‘EM SELEÇÃO’, indicando processo de seleção em curso) e escolhe-se a página de memória,
através das chaves de INDICAÇÃO DE PÁGINA;
Para mostrar a função analógica no osciloscópio deve-se acionar o botão MOSTRA, o que deve
apagar o LED EM SELEÇÃO e acender o LED EM OPERAÇÃO, indicando o modo ‘EM OPERAÇÃO’.
A função deve ser mostrada continuadamente, até que nova requisição de seleção seja feita
(acionando novamente o botão FUNÇÃO).
OBSERVAÇÕES:
Enquanto o gerador estiver mostrando uma função, qualquer acionamento das chaves de
seleção de página e do botão MOSTRA deve ser inócuo;
Trabalhar com tensões entre +5V e -5V na saída do conversor.
Gerador de Sinais – quadrimestral (2013) 6

EPUSP — PCS 2011 — Laboratório Digital
2.4. Execução da Montagem
A montagem do circuito deverá ser realizada em duas etapas: primeiro a parte analógica composta pelo
DAC0800 e o buffer 74365 que já deverá estar montado (no item 2.1). Em seguida, a parte digital deverá
ser testada de forma independente na placa DE2. Finalmente, ambas as partes podem ser integradas
para formar o circuito gerador de sinais.
Adotar a seguinte designação de sinais:
• PÁGINA[0..2] : chaves SW0 a SW2
• FUNÇÃO : botão KEY0
• MOSTRA : botão KEY1
• FUNÇÃO : botão KEY3
• CLOCK : clock interno de 50 MHz (CLK_50)
• MEMÓRIA[0..7] : GPIO_0[0] a GPIO_0[7]
DICA: lembrem-se que os botões na placa
DE2 são ativos em baixo. Os projetos
devem levar isto em consideração. Use a
tabela de designação de pinos da placa
DE2.
h) Como a parte digital do circuito pode ser demonstrado ao professor.
DICA: use sinais extras de depuração em leds e displays.
CUIDADO: ligar em PRIMEIRO LUGAR o sinal de TERRA da placa DE2 (pino 12 do conector
GPIO_0) com o pino de TERRA do painel de montagens experimentais. Em caso de negligência,
a placa DE2 pode ser danificada!
i) Montar o circuito gerador de sinais e mostrar as 8 funções armazenadas. Apresente a sequência de
montagem adotada.
j) Construa uma tabela identificando as funções geradas para cada código. Use o bit b7 da memória
EPROM para sincronizar no osciloscópio o sinal analógico da saída do conversor.
k) Tentar utilizar outros sinais de sincronização distintos daquele armazenado na memória (bit b 7 ).
Que outras formas de sincronização podem ser utilizadas? Justifique.
l) Baseado no projeto desenvolvido pela equipe, discuta quais são os fatores que afetam o
funcionamento do circuito em função da frequência de operação.
m) Varie a frequência de operação e comente o funcionamento do circuito do gerador de sinais.
Perguntas:
1. O circuito é funcional a baixas frequências? Como é a forma de onda gerada nestes casos?
2. Há uma limitação superior para o funcionamento correto do gerador de sinais? Que fatores são
determinantes nesta limitação?
3. A página de dados na EPROM para cada forma de onda tem 256 posições. Como o projeto do gerador
de sinais poderia ser melhorado com relação à “definição” da forma de onda gerada?
4. O que ocorre na saída do circuito se o número da página da EPROM for modificado durante a
apresentação de uma determinada forma de onda?
2.5. Modificação do Circuito
n) (OPCIONAL) Implemente a modificação proposta pelo professor. Documente o circuito e apresente
seu funcionamento de forma objetiva e convincente.
Gerador de Sinais – quadrimestral (2013) 7

EPUSP — PCS 2011 — Laboratório Digital
3. BIBLIOGRAFIA
FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lógico Digital: Conceitos e
Prática. Editora Edgard Blücher Ltda, 1995.
TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Digital Systems: principles and applications.
11 th ed., Prentice-Hall, 2011.
WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, 2006.
KLEITZ, William. Digital Electronics - A Practical Approach. Prentice-Hall, 1987.
TOKLEIN, Roger L. Princípios Digitais. Schaum-McGraw Hill, 1983.
Signetics. TTL Logic Data Manual. 1982.
LSD-EPUSP. Conversores Analógico-Digitais. Apostila de PEL308, RA/ES.
MATSUNAGA, A. M. e TSUGAWA, M. O. Conversor Digital/Analógico. Apostila de PCS2498
Laboratório de Processadores II. Versão de 2005, revisado por André Riyuiti Hirakawa e Carlos
Eduardo Cugnasca.
4. MATERIAL DISPONÍVEL
Circuitos Integrados TTL (parte digital):
- 7400, 7404, 7408, 7432, 7474, 74161, 74163, 74175, 74193.
- 74365 – buffer para interface entre a placa DE2 e o DAC0800.
- 2716 - Memória EPROM.
Outros Componentes (parte analógica):
- Resistores: 4,7 K
- Capacitores: 10nF
- DAC 0800 - Conversor D/A
5. EQUIPAMENTOS NECESSÁRIOS
1 painel de montagens experimentais.
1 fonte de alimentação fixa, 5V 5%, 4A.
1 fonte de alimentação variável 12V 10%, 0,5 A
1 osciloscópio digital.
1 multímetro digital.
1 placa de desenvolvimento FPGA DE2 da Altera com o dispositivo Altera Cyclone II EP2C35F672C6.
1 computador PC com programa Altera Quartus II e interface USB.
Histórico de Revisões
E.T.M./2007 – adaptação
E.T.M./2011 – revisão
E.T.M./2012 – revisão
E.T.M./2013 – revisão da parte experimental
Gerador de Sinais – quadrimestral (2013) 8