v - Programa de Engenharia Elétrica - UFRJ

3.4 Controlador do Tap HVDC 46
os terminais dos transformadores são praticamente constantes e a impedância destes
é fixa.
Com o valor da potência reativa que se quer eliminar do ponto de conexão do
banco de transformadores com o sistema ca, pode-se calcular as correntes de controle
nas referências α e β:
⎡
⎣ i q α
i qβ
⎤
⎦ =
1
v 2 α + v 2 β
⎡
· ⎣ v α
v β
⎤
v β
−v α
⎡
⎤
⎦ · ⎣ 0 ⎦ . (3.56)
q
Utilizando a transformada inversa (Equação 3.54), as correntes de controle para
minimizar a potência reativa indutiva são:
⎡
⎢
⎣
i qa
i qb
i qc
⎤
⎡
√ ⎥ 2
⎦ = 3 ·
⎢
⎣
1 0
− 1 2
√
3
2
− 1 2
− √ 3
2
⎤
⎥
⎦ ·
⎡
⎣ i q α
i qβ
⎤
⎦ . (3.57)
Estes sinais deverão ser somados aos sinais i pa , i pb e i pc para obter os sinais de
controle de corrente a serem sintetizados pelo conversor cc-ca. Quando este módulo
de controle estiver desativado por ausência de fonte ca local, as correntes sintetizadas
serão somente as correntes de controle i pa , i pb e i pc (Equação 3.58).
i ctrlx (t) = i px + i qx (3.58)
{
onde
x = a, b, c .
3.4.3 Sincronização com o sistema ca
O circuito PLL (Phase Locked Loop) é o módulo do controle responsável pela
sincronização do conversor cc-ca com o sistema ca local quando houver fonte ca
presente neste quando da partida do Tap HVDC Bidirecional.
O modelo de PLL utilizado, o EPLL - Enhanced PLL (PLL aumentado ou
aprimorado), é um circuito capaz de detectar ângulo, fase, amplitude e freqüência do
sinal aplicado em sua entrada, com saída sincronizada em tempo real na componente
fundamental do sinal de entrada em amplitude e freqüência. O EPLL, proposto em