universidade federal de santa catarina programa de póe-graduação ...

More documents

Recommendations

Info

67 Complexidade do Circuito ^ (Portas lógicas/projeto) 20000 J Cél 1 Arranjos Programáveis Padgãäs 1°°°°' de (custom lc) Arranjos sooo- P°"tas Lógmas de Portas (PGA) Lógicas 1000' (Gate Array) . 100J Circuitos Lógicos Programáveis (PLA) ) VO 1 Ume de 100 1000 10000 100000 PPOdUÇã0 por projeto ~ 0°. | | | | Fig. 4.4 - Quadro de alternativas ASICS em função da complexidade e volume de produção por projeto A Fig. 4.4 apresenta um panorama da aplicabilidade de cada uma das alternativas de implementação em função do volume de produção e da complexidade do circuito. Nota-se que cada alternativa destina-se a uma faixa de aplicações conforme a complexidade requerida e números de unidades a serem produzidas. _ Em função das caracteristicas especificas do tipo de arquitetura que se pretende realizar (alta complexidade e reduzido volume), optou-se por implementações utilizando circuitos PGAS XC2064-100 fabricado pela empresa XILINX, os quais apresentam as seguintes caracteristicas: a) Alta densidade de circuitos:
1200 portas lógicas por CI, 64 blocos lógicos que implementam qualquer função booleana com 4 entradas e 1 saida ou duas funções boolenas de 2 entradas e 2 saidas. Estas saidas podem ser conectadas a-um "flip-flop" ou "latch" existente em cada bloco, permitindo realizar circuitos combinacionais e sequenciais. Este circuito apresenta blocos de entrada/saida configuráveis como três estados ("tri-state"), registrador. temporário ("latch"), ou diretamente conectado ao pino de conexão externa ("pad"). saida: -b) Flexibilidade de interconexões entre blocos lógicos e de entrada Este circuito permite conexões entre quaisquer blocos através de chaves programáveis e linhas de conexão internas. Para auxiliar a programação do circuito é utilizado um programa de CAD que gera automaticamente o arquivo de dados a ser carregado na memória FROM, a qual armazenará a configuração do circuito. t0 carregamento da configuração nos circuitos PGA é totalmente realizada pelos circuitos internos do PGA, através da geração interna de endereços e sinais de controle durante a etapa de inicialização, a qual despende apenas algums milisegundos, após conectar-se o pino de alimentação do circuito à fonte de tensão continua de 5 volts. As células da estrutura escolhida foram agregadas em 4 grupos diferentes e implementadas utilizando-se os circuitos PGAS. A Fig. 4.5 apresenta esta distribuição em grupos das células da estrutura. No Apêndice B encontram-se o diagrama esquemático da implementação de cada grupo de células e os diagramas fornecidos pelo programa de CAD onde são mostradas as interconexões entre os blocos e a configuração de cada bloco dentro do PGA. 68
Page 1 and 2:
UNIVERSIDADE FEDERAL DE SANTA CATAR
Page 3 and 4:
À minha namorada, Marlise i
Page 5 and 6:
v R E S U H O 'A operação produto
Page 7 and 8:
vii S U H Á R I O CAPITULO 1 - INT
Page 9 and 10:
1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
Page 11 and 12:
velocidade atingiveis em um circuit
Page 13 and 14:
de diferenciar algumas estruturas r
Page 15 and 16:
7 - Além disso, as estruturas sist
Page 17 and 18:
assíncronos do tipo "wave front ar
Page 19 and 20:
11 C A P Í T U L O 2 ESTRUTURAS SI
Page 21 and 22:
"pipelining". Estas estruturas pode
Page 23 and 24: célula processadora, independentem
Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
Page 27 and 28: H 19 Para implementar a operação
Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
Page 31 and 32: direita a cada pulso de clock. As s
Page 33 and 34: Am e Bm, a cada ciclo de clock, de
Page 35 and 36: I 28 de células tipo II. ¢ . ¢
Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
Page 39 and 40: 32 2.6 - Estruturas Operando com N
Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
Page 51 and 52: ~ dado ' A 44 resultando no tempo d
Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
Page 57 and 58: 50 1) A estrutura multiplicadora-ac
Page 59 and 60: normalizada como referência. V ¡-
Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
Page 65 and 66: its oferecem atualmente o nmlhor co
Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
Page 73: especialmente adequada para. aplica
Page 77 and 78: "pipelining" nesta implementação
Page 79 and 80: n câríruto s coNcLusõ£s Neste t
Page 81 and 82: 74 A P Ê N D I C E A PROGRAMA DE S
Page 83 and 84: V If I < 32 Then Masc := Msc shr 1;
Page 85 and 86: d 78 If (AuxM+I3+I4+I5) (Out[Num_
Page 87 and 88: End; (* Geracao *) ‹- -----------
Page 89 and 90: ' ` Begin For I:=1 to 20 do For - J
Page 91 and 92: 84 A configuração lógica de cada
Page 93 and 94: .z.._- ¬› 7 86 L) Blocos S5, S10
Page 95 and 96: se c) Bloco ai: X - A.C + A.C Y = A
Page 97 and 98: Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
Page 99 and 100: _`w___fi Ummwflau _HOflflmF___H_Ffl
Page 101 and 102: 94 A P É N D I C E C J DIAGRAHA ES
Page 103 and 104: 96 REFERÊNCIAS [1] A. V. Oppenheim
show all

universidade federal de santa catarina programa de póe-graduação ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?