universidade federal de santa catarina programa de póe-graduação ...

sinais, variando-se a taxa de entrada de dados com um gerador de clock de
freqüência variável , circuitos integrados SN74LS624N, e chaves do tipo
"dip-switch". A máxima freqüência de operação admissível pela estrutura foi de
1/125 0 109 Hz. Esta freqüência aproxima-se da maxima freqüência de operação
do multiplicador utilizado (Fmáx = 1/130 -109 Hz). Com base nestes resultados
pode-se afirmar que a taxa de entrada e saida desta célula é limitada pelo
tempo de propagação da unidade mais lenta, ou seja da unidade multiplicadora.
A implementação da estrutura completa com células processadoras
construídas a partir dos componentes discretos mencionados acima apresentaria,
entretanto, problemas de ordem prática. Esta implementação necessitaria uma
quantidade de CIs muito grande (4 CIS por célula tipo I), resultando em um
demasiado consumo de potência, além de uma excessiva área e grande número de
conexões a serem alocadas em uma placa de circuito impresso.
65
4.5 - Implementação via Arranjo Programável de Portas Lógicas (PGA)
Como a estrutura proposta requer uma alta densidade de circuitos,
tornam-se inadequadas as implementações por circuitos integrados comerciais de
propósito geral. Uma alternativa atraente seria a implementação através de
ASICs, ou seja, por meio de circuitos integrados desenvolvidos para aplicações
específicas. As opções de ASICs atualmente oferecidas pelos fabricantes são as
seguintes [l8]:
i) Células padrão : Esta alternativa requer um conjunto padrão de
máscaras para a maioria das camadas usadas na fabricação dos Cls. No entanto,
devido a necessidade de fabricação total para cada aplicação especifica, impõe
custos extras e atrasos no desenvolvimento do projeto. Esta alternativa é