universidade federal de santa catarina programa de póe-graduação ...

normalmente oferecido pelos DSPS comerciais.
Desta forma, verificada a inadequação dos arranjos utilizando-se DSPs
para. a implementação das estruturas propostas neste trabalho, abandonou-se
esta estratégia de projeto.
4.4 - Implementação via Multiplicadores e Somadores Comerciais
Visando à implementação com células mais elementares, foram utilizados um
multiplicador e somadores comerciais para a realização da célula tipo I da
estrutura escolhida. O objetivo desta implementação consiste na avaliação da
operação em "pipelining" das unidades somadoras e multiplicadora, além da
necessidade de comprovação de que a TaxaE/S desta célula é limitada pela
unidade mais lenta operando em "pipelining". Uma vez validada a operação em
"pipelining“, pode-se estender o resultado para toda a estrutura, pois esta é
composta por unidades operando em "pipelining", de forma que a Taxag/S da
estrutura completa será também limitada pela unidade mais lenta.
A célula implementada é apresentada na Fig. 4.3, a qual opera com
palavras de 4 bits, uma vez que a estrutura escolhida utiliza células operando
com palavras de n/k = 4 bits. A unidade multiplicadora desta célula foi
implementada utlizando-se um multiplicador ADSPIOIB da Analog Devices, o qual
apresenta um registrador de saida ("latch"), controlado por sinal externo.
Este multiplicador apresenta um tempo de propagação maximo de 130 ns ("delay
time"). Além disso, realiza a operação de multiplicação de palavras de 16 bits
armazenando o resultado em um registrador de 32 bits. Contudo, esta unidade
foi utilizada para a multiplicação de palavras de 4 bits resultando em uma
palavra de 8 bits. Esta configuração é obtida através do desativamento das
entradas não utilizadas do multiplicador.
63