universidade federal de santa catarina programa de póe-graduação ...

59
bits posicionados acima da 36g posição (Sn/k) da resposta Sme, tem-se:
s = A -B - B -24"/k = A -B + (B )°2-24”/k , para A negativo.
me Ill Ill III m m III Ill
A estrutura da Fig. 4.1 realiza o algoritmo descrito acima, utilizando-se
células de estruturas otimizadas. A célula tipo III utilizada nesta estrutura
consiste de portas OU-Exclusivo e portas "E", como ilustrado na Fig. 4.2. Esta
célula é uma simplificação da célula tipo III utilizada nas estruturas
otimizadas das figuras. 2.7 e 2.11, apresentadas no Capítulo 2.
Sistemas de processamento constituídos por unidades processadoras
operando em "pipelining", tais como as estruturas apresentadas, podem ser
simulados por uma máquina SISD (ver Capítulo 1) (por exemplo, computadores
tipo IBM-PC) através do processamento seqüencial por unidade, iniciando o
processamento pela unidade posicionada mais próxima da saída do sistema e
prosseguindo até a unidade processadora mais próxima da entrada de dados do
sistema. Cada unidade é processada seqüencialmente, armazenando os resultados
em registradores temporários. A cada iteração, que corresponde a um ciclo de
clock na estrutura, todas as unidades são simuladas seqüencialmente pela
máquina SISD. Nestas simulações foram geradas seqüências Am e Bm representadas
em 16 e 12 bits, respectivamente, e os resultados da simulação foram
comparados com o resultado teórico esperado. Os resultados obtidos pela
simulação da estrutura acima, validam o algoritmo e a viabilidade da estrutura
para. a. realização da. operação produto interno. A listagemn do programa de
simulação, escrito em linguagem de programação Pascal, encontra~se no Apêndice
A.