universidade federal de santa catarina programa de póe-graduação ...
universidade federal de santa catarina programa de póe-graduação ... universidade federal de santa catarina programa de póe-graduação ...
49 Taxa:/S = 1/Tunisom= (9-n/k + 1)~TE -1 (3.25) Área Total - k øAceu + (2k+1)~Ace1H + (k+1) Aceun E 4:» 7,5-na +. 13,5-nx + 42-n + 9-k + 28-n/k + 5 .AE É importante notar que os parâmetros acima foram obtidos utilizando-se os parâmetros de unidades multiplicadoras, somadoras e registradoras específicas. A utilização de unidades com outros parâmetros implicará. na alteração dos resultados obtidos acima. Por exemplo, utilizando-se unidades com tempos de propagaçao menor, resultará em taxas de entrada e saída maiores nas estruturas. Este raciocínio também é valido na determinação das áreas requeridas pelas estruturas, pois unidades com menores áreas resultarão em estruturas mais densas. 3.6 - Comparações e Valores Numéricos de Desempenho Com base nos parâmetros calculados, as novas estruturas propostas serão comparadas com algumas estruturas apresentadas na literatura. Conforme mencionado anteriormente, para as comparações quantitativas serão utilizadas as unidades de área e de tempo de propagação de uma porta "E", As e TE, de forma a padronizar as comparações. As estruturas apresentadas na literatura utilizam-se de diferentes estratégias para a realização da operação produto interno, assim suas caracteristicas mais relevantes serão descritas brevemente. Na Tabela 3.1 estão mostrados os parâmetros destas estruturas, cujas características são descritas como segue:
50 1) A estrutura multiplicadora-acumuladora (MAC) básica: Esta estrutura descrita no Capitulo 2, utiliza-se' de uma unidade multiplicadora e de uma unidade somadora operando em "pipelining". Desta forma, a taxa de entrada e saída de dados é inversamente proporcional ao tempo de propagação da unidade mais lenta da estrutura. Apesar de não ser classificada como estrutura sistólica, apresenta maior velocidade do que as estruturas constituídas de? unidades multiplicadoras e somadoras operando sequencialmente. Como na grande maioria das implementações, os multiplicadores de n bits são mais lentos do que os acumuladores de n bits, a Taxatfls dos MAC's é normalmente limitada pelo tempo de propagação do multiplicador. Desta forma serão comparados duas estruturas MAC's que utilizam diferentes multiplicadores resultando em diferentes fatores de desempenho de velocidade e de área: ‹ ú-s Multiplicador *sistólico proposto »por E.L. Braun [2,17]. Este multiplicador, o qual foi utilizado nas estruturas desenvolvidas no Capítulo 2, destina-se ã multiplicação de números unipolares, resultando em um MAC que V - opera somente com seqüências unipolares. ; Multiplicador sistólico Baugh-Wooley apresentado em [2]. Este multiplicador opera com números representados em complemento de 2, realizando a multiplicação de números bipolares. Este multiplicador permite a realização de um MAC que opera com seqüências bipolares. ii) Processador da operação produto interno : Neste processador, apresentado em (71, as operações de acumulação e de multiplicação são realizadas por um único conjunto de circuitos, não existindo
- Page 5 and 6: v R E S U H O 'A operação produto
- Page 7 and 8: vii S U H Á R I O CAPITULO 1 - INT
- Page 9 and 10: 1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
- Page 11 and 12: velocidade atingiveis em um circuit
- Page 13 and 14: de diferenciar algumas estruturas r
- Page 15 and 16: 7 - Além disso, as estruturas sist
- Page 17 and 18: assíncronos do tipo "wave front ar
- Page 19 and 20: 11 C A P Í T U L O 2 ESTRUTURAS SI
- Page 21 and 22: "pipelining". Estas estruturas pode
- Page 23 and 24: célula processadora, independentem
- Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
- Page 27 and 28: H 19 Para implementar a operação
- Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
- Page 31 and 32: direita a cada pulso de clock. As s
- Page 33 and 34: Am e Bm, a cada ciclo de clock, de
- Page 35 and 36: I 28 de células tipo II. ¢ . ¢
- Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
- Page 39 and 40: 32 2.6 - Estruturas Operando com N
- Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
- Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
- Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
- Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
- Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
- Page 51 and 52: ~ dado ' A 44 resultando no tempo d
- Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
- Page 55: V . -1 48 z[ kz-["/,s-(n/|‹›2+
- Page 59 and 60: normalizada como referência. V ¡-
- Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
- Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
- Page 65 and 66: its oferecem atualmente o nmlhor co
- Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
- Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
- Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
- Page 73 and 74: especialmente adequada para. aplica
- Page 75 and 76: 1200 portas lógicas por CI, 64 blo
- Page 77 and 78: "pipelining" nesta implementação
- Page 79 and 80: n câríruto s coNcLusõ£s Neste t
- Page 81 and 82: 74 A P Ê N D I C E A PROGRAMA DE S
- Page 83 and 84: V If I < 32 Then Masc := Msc shr 1;
- Page 85 and 86: d 78 If (AuxM+I3+I4+I5) (Out[Num_
- Page 87 and 88: End; (* Geracao *) ‹- -----------
- Page 89 and 90: ' ` Begin For I:=1 to 20 do For - J
- Page 91 and 92: 84 A configuração lógica de cada
- Page 93 and 94: .z.._- ¬› 7 86 L) Blocos S5, S10
- Page 95 and 96: se c) Bloco ai: X - A.C + A.C Y = A
- Page 97 and 98: Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
- Page 99 and 100: _`w___fi Ummwflau _HOflflmF___H_Ffl
- Page 101 and 102: 94 A P É N D I C E C J DIAGRAHA ES
- Page 103 and 104: 96 REFERÊNCIAS [1] A. V. Oppenheim
49<br />
Taxa:/S = 1/Tunisom= (9-n/k + 1)~TE<br />
-1 (3.25)<br />
Área Total -<br />
k øAceu + (2k+1)~Ace1H + (k+1) Aceun E<br />
4:» 7,5-na +. 13,5-nx + 42-n + 9-k + 28-n/k + 5 .AE<br />
É importante notar que os parâmetros acima foram obtidos utilizando-se os<br />
parâmetros <strong>de</strong> unida<strong>de</strong>s multiplicadoras, somadoras e registradoras específicas.<br />
A utilização <strong>de</strong> unida<strong>de</strong>s com outros parâmetros implicará. na alteração dos<br />
resultados obtidos acima. Por exemplo, utilizando-se unida<strong>de</strong>s com tempos <strong>de</strong><br />
propagaçao menor, resultará em taxas <strong>de</strong> entrada e saída maiores nas<br />
estruturas. Este raciocínio também é valido na <strong>de</strong>terminação das áreas<br />
requeridas pelas estruturas, pois unida<strong>de</strong>s com menores áreas resultarão em<br />
estruturas mais <strong>de</strong>nsas.<br />
3.6 - Comparações e Valores Numéricos <strong>de</strong> Desempenho<br />
Com base nos parâmetros calculados, as novas estruturas propostas serão<br />
comparadas com algumas estruturas apresentadas na literatura. Conforme<br />
mencionado anteriormente, para as comparações quantitativas serão utilizadas<br />
as unida<strong>de</strong>s <strong>de</strong> área e <strong>de</strong> tempo <strong>de</strong> propagação <strong>de</strong> uma porta "E", As e TE, <strong>de</strong><br />
forma a padronizar as comparações. As estruturas apresentadas na literatura<br />
utilizam-se <strong>de</strong> diferentes estratégias para a realização da operação produto<br />
interno, assim suas caracteristicas mais relevantes serão <strong>de</strong>scritas<br />
brevemente. Na Tabela 3.1 estão mostrados os parâmetros <strong>de</strong>stas estruturas,<br />
cujas características são <strong>de</strong>scritas como segue: