universidade federal de santa catarina programa de póe-graduação ...

conexões entre as células, reduzindo assim a complexidade do "layout" e a
area, tanto para implementações em VLSI quanto através de circuitos discretos.
As células tipo I difundem duas linhas de dados de n/k bits, CIJ e Hiá, para
as células tipo I situadas abaixo. No entanto, através de alterações nas
células
_
u‹
do tipo I, consegue-se eliminar a conexão CÍJ, resultando na
eliminação do arranjo triangular de células tipo II, anteriormente necessário
para za acumulação das palavras Ci propagadas pelas células anteriores. Na
J
estrutura
.
da Fig. 2.4, as palavras de n/k bits, Hij e Cíj, das partes altas
dos resultados da célula tipo I são transmitidas e somadas nas células
seguintes. Obviamente esta soma pode ser realizada dentro da célula tipo I, o
que reduzirá o número de conexões entre células. Este procedimento libera
também uma das entradas das células tipo II, permitindo uma redução
substancial do número de células no arranjo, conforme explicado a seguir.
Na Fig. 2.6 tem-se o diagrama da nova célula tipo I, com uma entrada e
uma saida a menos. Para que não ocorra "overflow" no registrador acumulador na
saída do somador de três palavras de n/k bits, a desigualdade abaixo deve ser
verificada:
26
(an/k-1)-(2“/k-1) + 2-‹2“/k-1) S (22“/k-1) (2.9)
Operando-se esta desigualdade tem-se:
n/ 22”/k - 2-2 k + 1 + 2-2”/k - 2 s (22“/k-1)
‹z2“/k-1) z ‹z2“/k-1)
(2.1o)
‹z.11›