universidade federal de santa catarina programa de póe-graduação ...
universidade federal de santa catarina programa de póe-graduação ... universidade federal de santa catarina programa de póe-graduação ...
que deve ser cuidadosamente levado em consideração no desenvolvimento de novas estruturas [12]. Outro problema inerente às estruturas com excessivos niveis de "pipelining", é o pico de dissipação de potência na transição do clock. Nas estruturas sistólicas todas as células são sincronizadas pelo mesmo clock, e, como a granularidade (nivel de complexidade) das células em sistemas com muitos niveis de "pipelining" é muito alta, isto significa que a grande maioria das portas da estrutura comutam simultaneamente na freqüência do clock, levando a uma dissipação indesejável de potência [13]. As estruturas sistólicas e não sistólicas citadas acima destinam-se à. realização da operação de multiplicação. Para a sua utilização em operações produto interno, é necessário incluir um acumulador junto ao multiplicador. No entanto, a medida que a taxa de entrada e de saida do multiplicador aumenta devido às otimizações no projeto, o tempo de propagação da estrutura acumuladora torna-se o fator limitante de velocidade na estrutura. Portanto, para aumentar o desempenho da operação PI é necessario o desenvolvimento de estruturas que realizem tanto a operação de multiplicação quanto a de acumulação com alta velocidade. Uma alternativa importante e pouco explorada, para realização da operação produto interno, é a utilização de estruturas sistólicas constituídas por células operando a nivel de palavra. Alguns trabalhos apresentados na literatura [_7] utilizam-se de N células processadoras, onde cada célula contém um multiplicador de (nvn) bits e uma unidade somadora, para a realização do produto interno de N termos. Em cada célula é armazenado um elemento de um dos vetores a serem multiplicados. Os elementos do segundo vetor são então difundidos pelas N células. Na saida da N-ésima célula tem-se o resultado da operação. Estas estruturas apresentam uma Taxa E/S proporcional ã Taxaz/S da 14
célula processadora, independentemente do número de termos N a serem processados. Apesar da alta TaxaE/S obtida, estas estruturas requerem N células processadoras, ou seja, N multiplicadores de (n~n) bits e N unidades somadoras, levando a uma excessiva complexidade para valores grandes de N. Por z exemplo, em aplicações de filtragem digital FIR, um número N de coeficientes maior do que 100 é normalmente requerido para uma filtragem com alta seletividade, resultando em uma excessiva área e, até mesmo, podendo inviabilizar a implementação através deste tipo de estrutura. Neste trabalho são propostas estruturas sistólicas utilizando células que operam com palavras de n/k bits. As novas estruturas apresentam uma grande flexibilidade no compromisso entre área e velocidade de processamento. Além disso, estas estruturas são especialmente atrativas para implementações em ~ VLSI devido às suas caracteristicas de modularidade, regularidade e conexoes locais entre células. Inicialmente, o algoritmo de multiplicação será descrito em um enfoque adequado ao desenvolvimento das estruturas sistólicas a serem propostas neste trabalho. 15 2.3 -'Algoritmo de Multiplicação Considere duas palavras representadas em n bits, denominadas A e B, as quais são particionadas em k subepalavras de n/k bits, WÍ(A) e Wi(B) para 1 = 1,...,k e para um valor n/k inteiro: A = W1(A) W2(A) ... Wk(A). (2.1) B,= W1(B) H2(B) ... Wk(B). (2.2)
- Page 1 and 2: UNIVERSIDADE FEDERAL DE SANTA CATAR
- Page 3 and 4: À minha namorada, Marlise i
- Page 5 and 6: v R E S U H O 'A operação produto
- Page 7 and 8: vii S U H Á R I O CAPITULO 1 - INT
- Page 9 and 10: 1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
- Page 11 and 12: velocidade atingiveis em um circuit
- Page 13 and 14: de diferenciar algumas estruturas r
- Page 15 and 16: 7 - Além disso, as estruturas sist
- Page 17 and 18: assíncronos do tipo "wave front ar
- Page 19 and 20: 11 C A P Í T U L O 2 ESTRUTURAS SI
- Page 21: "pipelining". Estas estruturas pode
- Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
- Page 27 and 28: H 19 Para implementar a operação
- Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
- Page 31 and 32: direita a cada pulso de clock. As s
- Page 33 and 34: Am e Bm, a cada ciclo de clock, de
- Page 35 and 36: I 28 de células tipo II. ¢ . ¢
- Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
- Page 39 and 40: 32 2.6 - Estruturas Operando com N
- Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
- Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
- Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
- Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
- Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
- Page 51 and 52: ~ dado ' A 44 resultando no tempo d
- Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
- Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
- Page 57 and 58: 50 1) A estrutura multiplicadora-ac
- Page 59 and 60: normalizada como referência. V ¡-
- Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
- Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
- Page 65 and 66: its oferecem atualmente o nmlhor co
- Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
- Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
- Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
célula processadora, in<strong>de</strong>pen<strong>de</strong>ntemente do número <strong>de</strong> termos N a serem<br />
processados. Apesar da alta TaxaE/S obtida, estas estruturas requerem N<br />
células processadoras, ou seja, N multiplicadores <strong>de</strong> (n~n) bits e N unida<strong>de</strong>s<br />
somadoras, levando a uma excessiva complexida<strong>de</strong> para valores gran<strong>de</strong>s <strong>de</strong> N. Por<br />
z<br />
exemplo, em aplicações <strong>de</strong> filtragem digital FIR, um número N <strong>de</strong> coeficientes<br />
maior do que 100 é normalmente requerido para uma filtragem com alta<br />
seletivida<strong>de</strong>, resultando em uma excessiva área e, até mesmo, po<strong>de</strong>ndo<br />
inviabilizar a implementação através <strong>de</strong>ste tipo <strong>de</strong> estrutura.<br />
Neste trabalho são propostas estruturas sistólicas utilizando células que<br />
operam com palavras <strong>de</strong> n/k bits. As novas estruturas apresentam uma gran<strong>de</strong><br />
flexibilida<strong>de</strong> no compromisso entre área e velocida<strong>de</strong> <strong>de</strong> processamento. Além<br />
disso, estas estruturas são especialmente atrativas para implementações em<br />
~<br />
VLSI <strong>de</strong>vido às suas caracteristicas <strong>de</strong> modularida<strong>de</strong>, regularida<strong>de</strong> e conexoes<br />
locais entre células.<br />
Inicialmente, o algoritmo <strong>de</strong> multiplicação será <strong>de</strong>scrito em um enfoque<br />
a<strong>de</strong>quado ao <strong>de</strong>senvolvimento das estruturas sistólicas a serem propostas neste<br />
trabalho.<br />
15<br />
2.3 -'Algoritmo <strong>de</strong> Multiplicação<br />
Consi<strong>de</strong>re duas palavras representadas em n bits, <strong>de</strong>nominadas A e B, as<br />
quais são particionadas em k subepalavras <strong>de</strong> n/k bits, WÍ(A) e Wi(B) para 1 =<br />
1,...,k e para um valor n/k inteiro:<br />
A = W1(A) W2(A) ... Wk(A). (2.1)<br />
B,= W1(B) H2(B) ... Wk(B). (2.2)
Change language