universidade federal de santa catarina programa de póe-graduação ...

More documents

Recommendations

Info

algoritmo são então propostas novas estruturas sistólicas que, além de realizar a operação de multiplicação realizam a operação produto interno. As características e limitações desta familia de estruturas são discutidas, conduzindo ao novo algoritmo otimizado e a respectiva realização por estruturas sistólicas. No Capítulo 3, são apresentadas análises de desempenho em termos de área de integração e de velocidade das novas estruturas desenvolvidas. Comparaçoes com estruturas existentes na literatura, confirmam a eficácia e a flexibilidade das estruturas propostas. No Capitulo 4, são apresentados os resultados da implementação de uma estrutura representativa da nova classe proposta. As células constituintes desta estrutura foram implementadas utilizando-se um arranjo sistólico de DSPs ("Digital Signal Processors"). Outras implementações foram realizadas através de CIS comerciais e PGAS ("Programmable Gate Array"). Os resultados obtidos destas implementações são descritos neste capitulo e permitem validar as estruturas desenvolvidas. No Capítulo de conclusões, são traçadas considerações a respeito das características das estruturas propostas e de seu desempenho, além de avaliações de ordem geral do trabalho desenvolvido. Complementando o trabalho, os apêndices. A, B e C apresentam respectivamente a listagem do programa utilizado para a simulação da estrutura do Capitulo 4, os diagramas esquemáticos da implementação das células em circuitos PGAs e o diagrama esquemático da placa de testes utilizada para verificar e avaliar o funcionamento da estrutura implementada em PGAs. 10
11 C A P Í T U L O 2 ESTRUTURAS SISTÓLICAS PARA REALIZAR A OPERAÇÃO PRODUTO INTERNO 2.1 - Introdução Neste capítulo sera apresentada a operação produto interno e suas caracteristicas. Serão discutidas as vantagens e desvantagens de relevantes trabalhos propostos na literatura, os quais visam a implementar esta operaçao. O algoritmo da operação de multiplicação será apresentado com um enfoque direcionado ao desenvolvimento das estruturas sístólicas que serão propostas neste trabalho. Posteriormente, serao apresentadas as estruturas sístólicas para a realização da operação produto interno e o respectivo fluxo de processamento de dados destas estruturas. Na seqüência, sera desenvolvida uma nova familia de estruturas que apresentam redução do número de conexões e reduzido número de células. Neste mesmo capitulo serão apresentadas estruturas que realizam a operação produto interno com dados numéricos bipolares e, posteriormente, será apresentada uma simplificação no algoritmo de multiplicação que permite uma redução considerável na quantidade de células da estrutura. 2.2 - Operação Produto Interno Uma grande parte dos algoritmos de Processamento Digital de Sinais (PDS) utiliza-se de operações do tipo somatório de produtos de palavras
Page 1 and 2: UNIVERSIDADE FEDERAL DE SANTA CATAR
Page 3 and 4: À minha namorada, Marlise i
Page 5 and 6: v R E S U H O 'A operação produto
Page 7 and 8: vii S U H Á R I O CAPITULO 1 - INT
Page 9 and 10: 1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
Page 11 and 12: velocidade atingiveis em um circuit
Page 13 and 14: de diferenciar algumas estruturas r
Page 15 and 16: 7 - Além disso, as estruturas sist
Page 17: assíncronos do tipo "wave front ar
Page 21 and 22: "pipelining". Estas estruturas pode
Page 23 and 24: célula processadora, independentem
Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
Page 27 and 28: H 19 Para implementar a operação
Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
Page 31 and 32: direita a cada pulso de clock. As s
Page 33 and 34: Am e Bm, a cada ciclo de clock, de
Page 35 and 36: I 28 de células tipo II. ¢ . ¢
Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
Page 39 and 40: 32 2.6 - Estruturas Operando com N
Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
Page 51 and 52: ~ dado ' A 44 resultando no tempo d
Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
Page 57 and 58: 50 1) A estrutura multiplicadora-ac
Page 59 and 60: normalizada como referência. V ¡-
Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
Page 65 and 66: its oferecem atualmente o nmlhor co
Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
Page 69 and 70:
62 4.3 - Impleme-ntação~vi*arArra
Page 71 and 72:
` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
Page 73 and 74:
especialmente adequada para. aplica
Page 75 and 76:
1200 portas lógicas por CI, 64 blo
Page 77 and 78:
"pipelining" nesta implementação
Page 79 and 80:
n câríruto s coNcLusõ£s Neste t
Page 81 and 82:
74 A P Ê N D I C E A PROGRAMA DE S
Page 83 and 84:
V If I < 32 Then Masc := Msc shr 1;
Page 85 and 86:
d 78 If (AuxM+I3+I4+I5) (Out[Num_
Page 87 and 88:
End; (* Geracao *) ‹- -----------
Page 89 and 90:
' ` Begin For I:=1 to 20 do For - J
Page 91 and 92:
84 A configuração lógica de cada
Page 93 and 94:
.z.._- ¬› 7 86 L) Blocos S5, S10
Page 95 and 96:
se c) Bloco ai: X - A.C + A.C Y = A
Page 97 and 98:
Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
Page 99 and 100:
_`w___fi Ummwflau _HOflflmF___H_Ffl
Page 101 and 102:
94 A P É N D I C E C J DIAGRAHA ES
Page 103 and 104:
96 REFERÊNCIAS [1] A. V. Oppenheim
show all

universidade federal de santa catarina programa de póe-graduação ...

Create successful ePaper yourself

Delete template?

Save as template?