universidade federal de santa catarina programa de póe-graduação ...
universidade federal de santa catarina programa de póe-graduação ... universidade federal de santa catarina programa de póe-graduação ...
estrutura. O termo "sistólico" provém da fisiologia, representando a contração rítmica do coração, o qual pulsa sangue por todo o corpo. Observando-se uma estrutura sistólica nota-se esta similaridade entre o fluxo ritmico dos dados e o fluxo rítmico de sangue no organismo. Esta. caracteristica implica. na necessidade de conexões globais no "layout" para realizar a rede de clock. Devido à existência da sincronização global nas estruturas sistólicas, estas apresentam um fenômeno denominado escorregamento de clock ("clock skew"). Este fenômeno é decorrente dos atrasos de propagação do sinal de clock devido às resistências e capacitãncias inerentes às conexões da rede de clock, e das residuais diferenças de tempo de processamento entre as unidades sincronizadas da estrutura. Estes fatores implicam em redução da taxa de clock e conseqüentemente em redução na taxa de entrada e saída de dados, de forma que seja garantido o sincronismo de todas as unidades desta estrutura. Nos "wave front arrays", a sincronização é local e o fluxo de dados é coordenado por circuitos de "handshaking" existentes em ,cada unidade da estrutura, os quais aumentam a área 'da estrutura e tendem a reduzir a velocidade de processamento. Em estruturas que se utilizam de unidades processadoras basicas muito mais complexas do que o circuito de "handshaking", a influência destes circuitos na área total e velocidade da estrutura pode ser desprezível. Se, por outro lado, unidades processadoras de baixa complexidade forem utilizadas, os circuitos de "handshaking" aumentam sua relevância na área total e no tempo de çmopagação em cada unidade, de forma a reduzir significativamente a eficiência da estrutura. Além disso, sistemas síncronos que apresentem características dependentes da freqüência de clock como, por exemplo, filtros digitais, não são adequados a implementação por sistemas 8
assíncronos do tipo "wave front array". .Neste trabalho são desenvolvidas novas estruturas para a realização da operação produto interno (produto escalar), a qual é a operação basica necessária. à implementação de muitos importantes algoritmos em PDS. Neste desenvolvimento são utilizadas estruturas sistólicas, as quais apresentam, conforme discutido anteriormente, características muito atraentes a implementação em VLSI. Para o desenvolvimento das estruturas em questão utilizam-se arranjos sistólicos de células operando com palavras de n/k bits ("word level systolic array“), alternativa até o momento pouco explorada na realização da operação produto interno. Embora.inúmeras estruturas tenham sido propostas na literatura para este fim, dentre elas, a nosso ver, não figuram estruturas sistólicas com características de flexibilidade e desempenho semelhantes às conseguidas pelas estruturas propostas neste trabalho. A comprovação dos resultados é obtida através da analise de desempenho das novas estruturas e da comparação das mesmas, com diversas outras estruturas apresentadas na literatura. Todas as estruturas foram simuladas em computador digital e as células que compõem as arquiteturas propostas foram implementadas utilizando-se circuitos integrados disponíveis comercialmente, de forma a validar os resultados de simulação. No Capítulo 2, são apresentadas as formas de implementação da operação produto interno 'mais difundidas na literatura, assim como as vantagens e desvantagens destas em relação à implementação utilizando-se estruturas sistólicas realizadas por células operando com palavras de n/k bits. Posteriormente, é apresentado o estudo de um algoritmo regular para a operação de multiplicação de duas palavras de n bits. Para a implementação deste 9
- Page 1 and 2: UNIVERSIDADE FEDERAL DE SANTA CATAR
- Page 3 and 4: À minha namorada, Marlise i
- Page 5 and 6: v R E S U H O 'A operação produto
- Page 7 and 8: vii S U H Á R I O CAPITULO 1 - INT
- Page 9 and 10: 1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
- Page 11 and 12: velocidade atingiveis em um circuit
- Page 13 and 14: de diferenciar algumas estruturas r
- Page 15: 7 - Além disso, as estruturas sist
- Page 19 and 20: 11 C A P Í T U L O 2 ESTRUTURAS SI
- Page 21 and 22: "pipelining". Estas estruturas pode
- Page 23 and 24: célula processadora, independentem
- Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
- Page 27 and 28: H 19 Para implementar a operação
- Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
- Page 31 and 32: direita a cada pulso de clock. As s
- Page 33 and 34: Am e Bm, a cada ciclo de clock, de
- Page 35 and 36: I 28 de células tipo II. ¢ . ¢
- Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
- Page 39 and 40: 32 2.6 - Estruturas Operando com N
- Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
- Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
- Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
- Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
- Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
- Page 51 and 52: ~ dado ' A 44 resultando no tempo d
- Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
- Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
- Page 57 and 58: 50 1) A estrutura multiplicadora-ac
- Page 59 and 60: normalizada como referência. V ¡-
- Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
- Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
- Page 65 and 66: its oferecem atualmente o nmlhor co
assíncronos do tipo "wave front array".<br />
.Neste trabalho são <strong>de</strong>senvolvidas novas estruturas para a realização da<br />
operação produto interno (produto escalar), a qual é a operação basica<br />
necessária. à implementação <strong>de</strong> muitos importantes algoritmos em PDS. Neste<br />
<strong>de</strong>senvolvimento são utilizadas estruturas sistólicas, as quais apresentam,<br />
conforme discutido anteriormente, características muito atraentes a<br />
implementação em VLSI. Para o <strong>de</strong>senvolvimento das estruturas em questão<br />
utilizam-se arranjos sistólicos <strong>de</strong> células operando com palavras <strong>de</strong> n/k bits<br />
("word level systolic array“), alternativa até o momento pouco explorada na<br />
realização da operação produto interno. Embora.inúmeras estruturas tenham sido<br />
propostas na literatura para este fim, <strong>de</strong>ntre elas, a nosso ver, não figuram<br />
estruturas sistólicas com características <strong>de</strong> flexibilida<strong>de</strong> e <strong>de</strong>sempenho<br />
semelhantes às conseguidas pelas estruturas propostas neste trabalho. A<br />
comprovação dos resultados é obtida através da analise <strong>de</strong> <strong>de</strong>sempenho das novas<br />
estruturas e da comparação das mesmas, com diversas outras estruturas<br />
apresentadas na literatura. Todas as estruturas foram simuladas em computador<br />
digital e as células que compõem as arquiteturas propostas foram implementadas<br />
utilizando-se circuitos integrados disponíveis comercialmente, <strong>de</strong> forma a<br />
validar os resultados <strong>de</strong> simulação.<br />
No Capítulo 2, são apresentadas as formas <strong>de</strong> implementação da operação<br />
produto interno 'mais difundidas na literatura, assim como as vantagens e<br />
<strong>de</strong>svantagens <strong>de</strong>stas em relação à implementação utilizando-se estruturas<br />
sistólicas realizadas por células operando com palavras <strong>de</strong> n/k bits.<br />
Posteriormente, é apresentado o estudo <strong>de</strong> um algoritmo regular para a operação<br />
<strong>de</strong> multiplicação <strong>de</strong> duas palavras <strong>de</strong> n bits. Para a implementação <strong>de</strong>ste<br />
9
Change language