universidade federal de santa catarina programa de póe-graduação ...

More documents

Recommendations

Info

Iumuum I"““"""_" ` °¡` _ I""""ä____I_l¿ "___ ._ ____W_ ‹‹:: !._=V É .ii ' Qui.: ' D _1 â g F âm â E S q U Em ã t C O d a 1' p ã C ã d E t E S t E S
96 REFERÊNCIAS [1] A. V. Oppenheim, R. W. Shafer, "Digital Signal Processing", Prentice-Hall, Inc., 1975. [2] S. Y. Kung, H. J. Whitehouse, T. Kailath, Editors, "VLSI and Mo<strong>de</strong>rn Signal Processing", Prentice-Hall, Inc., 1985. [3] B. Ryan, "Multiprocessors Surf's Up", Byte Magazine, pp. 199-206, June ‹ 1991. ` [4] S. Y. Kung, "On ›Supercomputing with Systolic/Wave Front Array Processors", Proc. IEEE, Vol. 72, No.7, pp. 867¿883, Jüly 1984. [S] R. Roy, M. A. Bayoumi, "An Efficient Two's Complement Systolic Multiplier for Real-Time Digital Signal Processing", IEEE Trans. on CAS, Vol. 36, No. 11, pp. 1488-1493, November 1989. [B] A. Aliphas, J. A. Feldman, "The Versality of Digital Signal Processing Chips", IEEE Spectrum, pp. 40-45, June 1987. [7] M. 0. Ahmad, D. V. Poornalah, "Design of an Efficient VLSI Inner-Product Processor for Real-Time DSP Applications", IEEE Trans. on CAS, Vol. 36, No. 2, pp. 324-329, February 1939. [8] (L S. Wallace, "A suggestion for a Fest Multiplier“, IEEE Trans. on Electronic Computers, Vo. EC-3, pp. 14-17, February 1964. '
Page 1 and 2:
UNIVERSIDADE FEDERAL DE SANTA CATAR
Page 3 and 4:
À minha namorada, Marlise i
Page 5 and 6:
v R E S U H O 'A operação produto
Page 7 and 8:
vii S U H Á R I O CAPITULO 1 - INT
Page 9 and 10:
1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
Page 11 and 12:
velocidade atingiveis em um circuit
Page 13 and 14:
de diferenciar algumas estruturas r
Page 15 and 16:
7 - Além disso, as estruturas sist
Page 17 and 18:
assíncronos do tipo "wave front ar
Page 19 and 20:
11 C A P Í T U L O 2 ESTRUTURAS SI
Page 21 and 22:
"pipelining". Estas estruturas pode
Page 23 and 24:
célula processadora, independentem
Page 25 and 26:
* Para ›-[\/133 17 Para k = 4: _
Page 27 and 28:
H 19 Para implementar a operação
Page 29 and 30:
~ II 21 M W- D1 . . . . . .. W3(A1)
Page 31 and 32:
direita a cada pulso de clock. As s
Page 33 and 34:
Am e Bm, a cada ciclo de clock, de
Page 35 and 36:
I 28 de células tipo II. ¢ . ¢
Page 37 and 38:
. LJ - _ w ' . 30 cglum L¿¡>2L=
Page 39 and 40:
32 2.6 - Estruturas Operando com N
Page 41 and 42:
I -9 V 34 ..w2‹A2›w2‹Ai›-
Page 43 and 44:
C2 = -Bm»z“ se Am < o e cz = o s
Page 45 and 46:
-B E W (A ) wiwm) : Li S H *I B (B
Page 47 and 48:
40 C A P Í T U L O 3 Avaliação d
Page 49 and 50:
P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
Page 51 and 52: ~ dado ' A 44 resultando no tempo d
Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
Page 57 and 58: 50 1) A estrutura multiplicadora-ac
Page 59 and 60: normalizada como referência. V ¡-
Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
Page 65 and 66: its oferecem atualmente o nmlhor co
Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
Page 73 and 74: especialmente adequada para. aplica
Page 75 and 76: 1200 portas lógicas por CI, 64 blo
Page 77 and 78: "pipelining" nesta implementação
Page 79 and 80: n câríruto s coNcLusõ£s Neste t
Page 81 and 82: 74 A P Ê N D I C E A PROGRAMA DE S
Page 83 and 84: V If I < 32 Then Masc := Msc shr 1;
Page 85 and 86: d 78 If (AuxM+I3+I4+I5) (Out[Num_
Page 87 and 88: End; (* Geracao *) ‹- -----------
Page 89 and 90: ' ` Begin For I:=1 to 20 do For - J
Page 91 and 92: 84 A configuração lógica de cada
Page 93 and 94: .z.._- ¬› 7 86 L) Blocos S5, S10
Page 95 and 96: se c) Bloco ai: X - A.C + A.C Y = A
Page 97 and 98: Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
Page 99 and 100: _`w___fi Ummwflau _HOflflmF___H_Ffl
Page 101: 94 A P É N D I C E C J DIAGRAHA ES
show all

universidade federal de santa catarina programa de póe-graduação ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?