universidade federal de santa catarina programa de póe-graduação ...

More documents

Recommendations

Info

E E _” R __' O O 1 _” H _” O WW WW O HW Ú 0 G ü _” OU QQ0 O B*Q QO _LÚ úÚ N _“_ _U ___ mg www WW; WE mim “mm mg gm __Wš_ Og gm QE _m_g __“_:_w$_ ___¿m___WÊ_ _ ¬:_fi Ummwg: _“_DUDmF_'____'OD ^NO&£ufl0m¡Ov _ ×DU_¬ U_OO_ 3°: D_u¬ NO *Uh :ímã “QQ” E - _ _ _ WP mw mw “Q _ mm UÚP BW UP _ I _ _ _ _ lu í 'I I _ › ' __ _! _ U _ ¬ E I I “1` ~ Wüm WOM Wüm UOM _ W um ._|- __-__w_|"-__“_¡"-__ _ "I E ¡_-*___ IU H Il › IIIIIIE Í . _ ` gw ü 8 8 A í Ugw QM gw ___- _ _ _ iu- . ¡_- Eí M P! - H .ll I | QOM _ II _ II II. I ]____ I __ I J li ~ í nã ¬ ___."-1 E1 É É W É É WI i _ H _ l Ú _|_H ÚUU U HwU N _w U _ UU U .W D _”W U Q _w W 9UO __w ÊN1 iflilg 'ig I|__% i______g . -_ íÊ_ 1' O U ____ O P kw GW I u _¬ I _ E _V -__ -_ -1 ~ H É_1'|ü| "__ › E ` ¬ __ À % 'B I _ ` | | UÚ N LW 0 ¬W W __ Q PUU NUU _
94 A P É N D I C E C J DIAGRAHA ESQUEHÃTICO DA PLACA DE TESTES O diagrama esquemático apresentado a seguir presta-se a realização de uma placa de testes para os agrupamentos de células apresentados na Fig. 4.5. Para cada agrupamento será necessário realizar uma determinada bateria de testes e cada agrupamento tem sua especifica configuração de pinos de entrada e saida. Portanto, para testar a funcionalidade de cada agrupamento de células implementado em um PGA é necessário que se carregue o programa de configuração em uma memória EPROM do tipo 2764, e conecte-se os pinos de entrada e saída a "LEDs" e “dip-switches" conforme a necessidade da configuração a ser testada. Esta. placa foi implementada. em "wire-wrap" e os testes necessários' foram realizados, confirmando a funcionalidade de todos os grupos de células implementados em circuitos PGA. Nestes testes foram verificados se os agrupamentos de células operavam corretamente. Esta verificação foi realizada através da modificação das entradas do PGA, o qual estava configurado para o agrupamento das células em teste, através das chaves "dip-switches" conectadas às entradas. As saidas do PGA, em verificação, são conectadas a "LEDs" para a verificação da resposta em função das entradas. Desta forma, todos os agrupamentos foram testados utilizando-se esta placa de testes.
Page 1 and 2:
UNIVERSIDADE FEDERAL DE SANTA CATAR
Page 3 and 4:
À minha namorada, Marlise i
Page 5 and 6:
v R E S U H O 'A operação produto
Page 7 and 8:
vii S U H Á R I O CAPITULO 1 - INT
Page 9 and 10:
1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
Page 11 and 12:
velocidade atingiveis em um circuit
Page 13 and 14:
de diferenciar algumas estruturas r
Page 15 and 16:
7 - Além disso, as estruturas sist
Page 17 and 18:
assíncronos do tipo "wave front ar
Page 19 and 20:
11 C A P Í T U L O 2 ESTRUTURAS SI
Page 21 and 22:
"pipelining". Estas estruturas pode
Page 23 and 24:
célula processadora, independentem
Page 25 and 26:
* Para ›-[\/133 17 Para k = 4: _
Page 27 and 28:
H 19 Para implementar a operação
Page 29 and 30:
~ II 21 M W- D1 . . . . . .. W3(A1)
Page 31 and 32:
direita a cada pulso de clock. As s
Page 33 and 34:
Am e Bm, a cada ciclo de clock, de
Page 35 and 36:
I 28 de células tipo II. ¢ . ¢
Page 37 and 38:
. LJ - _ w ' . 30 cglum L¿¡>2L=
Page 39 and 40:
32 2.6 - Estruturas Operando com N
Page 41 and 42:
I -9 V 34 ..w2‹A2›w2‹Ai›-
Page 43 and 44:
C2 = -Bm»z“ se Am < o e cz = o s
Page 45 and 46:
-B E W (A ) wiwm) : Li S H *I B (B
Page 47 and 48:
40 C A P Í T U L O 3 Avaliação d
Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
Page 51 and 52: ~ dado ' A 44 resultando no tempo d
Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
Page 57 and 58: 50 1) A estrutura multiplicadora-ac
Page 59 and 60: normalizada como referência. V ¡-
Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
Page 65 and 66: its oferecem atualmente o nmlhor co
Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
Page 73 and 74: especialmente adequada para. aplica
Page 75 and 76: 1200 portas lógicas por CI, 64 blo
Page 77 and 78: "pipelining" nesta implementação
Page 79 and 80: n câríruto s coNcLusõ£s Neste t
Page 81 and 82: 74 A P Ê N D I C E A PROGRAMA DE S
Page 83 and 84: V If I < 32 Then Masc := Msc shr 1;
Page 85 and 86: d 78 If (AuxM+I3+I4+I5) (Out[Num_
Page 87 and 88: End; (* Geracao *) ‹- -----------
Page 89 and 90: ' ` Begin For I:=1 to 20 do For - J
Page 91 and 92: 84 A configuração lógica de cada
Page 93 and 94: .z.._- ¬› 7 86 L) Blocos S5, S10
Page 95 and 96: se c) Bloco ai: X - A.C + A.C Y = A
Page 97 and 98: Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
Page 99: _`w___fi Ummwflau _HOflflmF___H_Ffl
Page 103 and 104: 96 REFERÊNCIAS [1] A. V. Oppenheim
show all

universidade federal de santa catarina programa de póe-graduação ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?