A Clock Generator with Dynamic Frequency Scaling for Globally ...

38
frequência de oscilação. Na simulação mostrada na figura foi utilizado um DAC
de 5 bits, sendo o bit menos significativo representado por b0, e o bit mais
significativo b4 tem nível lógico mantido em zero. Isso pode ser justificado pela
observação da Figura 12, da qual podemos concluir que para tensões de
controle acima de 0,5 V a frequência de oscilação obtida fica abaixo da
frequência mínima especificada no projeto.
3.4 Projeto do Controlador
Nesse projeto, um controlador digital é usado para corrigir o erro na
frequência gerada pelo oscilador. Em tempo de projeto, pode-se definir qual
tensão de controle do oscilador gera uma determinada frequência. Porém,
variações no processo de manufatura e na temperatura causam alterações nos
valores nominais. A Figura 21 mostra as curvas de frequência do sinal gerado
pelo oscilador em função da tensão de controle.
Figura 21 – Alteração da curva de frequência do oscilador causada pelo processo de
fabricação.