A Clock Generator with Dynamic Frequency Scaling for Globally ...

26
potência em relação às outras alternativas sem ter um limite numérico
estabelecido. Outra característica do projeto é sua aplicação, que requer uma
frequência máxima de operação de 500MHz, impondo assim um critério
quantitativo para escolha do dimensionamento adequado dos transistores. Para
obter baixas frequências sem aumento excessivo no número de elementos no
anel, uma alternativa é utilizar modelos lentos de transistor. A tecnologia
ST65nm oferece uma grande diversidade de transistores divididos em
transistores de propósito geral (General Purpose) e transistores de baixo
consumo de potência (Low Power) em função da espessura do óxido do gate,
sendo o que no segundo a espessura é maior. Além disso, cada uma dessas
duas categorias possui ainda transistores com diversas tensões de threshold:
baixa, média e alta (chamados Low V t , Standard V t e High V t ).
Vctrl
IN
OUT
Figura 8 – Elemento de atraso selecionado.
A utilização de um transistor com alta tensão de threshold torna o
chaveamento mais lento. Além disso, desejamos baixo consumo de potência, o
que é obtido por transistores low power, o quais também são mais lentos. Dessa
forma, o modelo de transistor escolhido foi o modelo com alta tensão de
threshold e baixa potência, chamado hvtlp – high voltage threshold, low power.
Neste projeto, o duty cycle do oscilador não será usado como critério para o
dimensionamento, visto que a aplicação alvo não tem restrições nesse sentido.
De qualquer forma, informações sobre esta característica são exploradas, de
forma a disponibilizar dados para futuras adaptações desde trabalho para outras
finalidades.