Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

Tensão [V] 5. Resultados Experimentais Os limites do teste em temperatura foram impostos pelas especificações da FPGA [15], sendo a temperatura mínima de 0ºC e a máxima de 80ºC. Na Tabela 5.2 são apresentados os resultados obtidos com as tensões e correntes correspondentes ao modo de funcionamento não optimizado da FPGA (1,2V) e para o modo com a tensão de alimentação optimizada (DVS). Foram ainda efectuadas medidas com o multiplicador activo (Run) e em repouso (Standby). Através da tensão e da corrente foi calculada a potência dissipada na FPGA para os casos 1,2V e DVS. Dado que a frequência de relógio se mantém para ambas as situações, o tempo de processamento é idêntico e por isso a proporção entre a potência e a energia é a mesma para os casos 1.2V e DVS. Assim, os valores da potência podem ser usados para quantificar a poupança de energia recorrendo à expressão (5.1). Por fim, na Tabela 5.2, a coluna Vprog mostra o valor da palavra de tensão fornecida ao DCDC em formato hexadecimal. P = ( P P 2 ) (5.1) Com os resultados da Tabela 5.2 foram elaborados quatro gráficos. Nas legendas apresentadas juntamente com os gráficos a designação Sb significa Standby e a designação Rn significa Run. 1.25 1.2 1.15 1.1 1,2V Sb 1.05 1 1,2V Rn DVS Sb DVS Rn 0.95 0.9 0 15 30 45 60 75 Temperatura [ºC] Figura 5.5 – Gráfico da variação da tensão de alimentação do núcleo digital da FPGA com a temperatura Na Figura 5.5 é apresentado o gráfico da variação da tensão de alimentação do núcleo digital da FPGA para as várias temperaturas. É registada uma ligeira queda na tensão quando o circuito está em carga no modo Run, mas deve-se apenas à resistência interna do amperímetro e fios de ligação entre o DCDC e a FPGA, já que o DCDC regula eficazmente a sua tensão de saída. 44
Potência [mW] Currente [mA] 5. Resultados Experimentais 30 25 20 15 10 1,2V Sb 1,2V Rn DVS Sb DVS Rn 5 0 0 15 30 45 60 75 Temperatura [ºC] Figura 5.6 – Gráfico da variação da corrente consumida pelo núcleo digital da FPGA com a temperatura Na Figura 5.6 é apresentado o gráfico da variação da corrente consumida pelo núcleo digital da FPGA com a temperatura. Pode ver-se que em carga e nos modos 1,2V (Standby e Run) a corrente cresce mais rapidamente que no caso do DVS, aumentando de forma significativa o desperdício de energia em temperaturas altas. 35 30 25 20 15 10 1,2V Sb 1,2V Rn DVS Sb DVS Rn 5 0 0 15 30 45 60 75 Temperatura [ºC] Figura 5.7 – Gráfico da variação da Potência consumida pelo núcleo digital da FPGA com a temperatura 45
Page 1:
Dynamic Voltage Scaling (Optimizaç
Page 5:
Agradecimentos Estudar no IST tem s
Page 9:
Abstract The present work reports a
Page 12 and 13: Conteúdo 4.3 Metodologia de Optimi
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 30 and 31: 3. Sensor Global 3.1 Introdução N
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 36 and 37: Atraso porta NOR (ps) Atraso porta
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 46 and 47: 4. Demonstrador FPGA 4.1 Introduç
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 52 and 53: 4. Demonstrador FPGA 4.4 Bloco de C
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 64 and 65: Poupança [%] 5. Resultados Experim
Page 66 and 67: 6. Conclusões e Trabalho Futuro 6.
Page 68 and 69: Bibliografia 50
Page 70: 7. Anexos Figura 7.1 - Esquema elé
show all

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?