Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

5. Resultados Experimentais
5.1 Características do Demonstrador
FPGA – Digilent ® Xilinx ® Spartan3 XC3S400-4FT256 [15] (Tabela 5.1)
DCDC – Buck com tensão de saída programável por comunicação SPI, V IN = [2,3 ; 3,6]V,
V OUT = [0,6 ; 3,6]V com avanços de 50mV, I OUT (max)=1,5A
CLB Array
Device
System
Gates
Equivalent
Logic
Cells
(One CLB = Four Slices)
Total
Rows Columns CLBs
Distributed
RAM Bits
(K=1024)
Block RAM
Bits
(K=1024)
Dedicated
Multipliers
DCMs
Maximum
User I/O
Maximum
Differential
I/O Pairs
XC3S400 400K 8,064 32 28 896 56K 288K 16 4 265 116
Tabela 5.1 – Atributos da FPGA
Na Figura 5.1 encontra-se a fotografia do protótipo de teste criado e que foi utilizado para obter
os resultados experimentais. A frequência de operação utilizada foi a máxima fornecida pela FPGA
(50MHz). Já a velocidade da comunicação SPI utilizada foi de 396,83KHz e obteve-se mediante
alguns testes de estabilidade. Para facilitar o processo de correcção de erros mas também para
acompanhar o comportamento dos vários dipositivos dentro da FPGA, foram utilizados os displays de
sete segmentos para mostrar a palavra de tensão Vprog, o valor do sinal cut_speed, o código
termómetro em hexadecimal e o código de autoteste ou BIST. A calibração manual do sensor é
efectuada através dos 5 interruptores mais à direita, deixando três interruptores disponíveis para
seleccionar a informação a apresentar nos displays. Após vários testes o demonstrador foi calibrado
de forma a obter a palavra de tensão 06 H (0110 b ) correspondente a 0,9V. No entanto, devido a uma
questão de calibração do DCDC a saída encontra-se 30mV acima do valor tabelado, posicionando a
tensão de alimentação nos 0,93V.
Figura 5.1 – Fotografia do protótipo final
40