Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

4. Demonstrador FPGA
A lógica aritmética utilizada no cálculo da palavra tensão é apresentada Figura 4.8. É utilizado
um registo para guardar a palavra de tensão Vprog a enviar ao DCDC através bloco SPI e um
multiplexer para inicializar o DCDC com a palavra de tensão Vmax. Durante o processo de
optimização é utilizado um Somador/Subtractor para incrementar ou decrementar uma unidade à
palavra de tensão Vprog. Por fim são utilizados dois comparadores para interromper a optimização
caso sejam alcançados os limites Vmax ou Vmin.
4.4.2 Comportamento
Neste subcapítulo será detalhada a função de cada estado apresentado na Figura 4.7.
INIT – estado inicial no qual é transferida a palavra de tenção Vmax para o registo contendo
Vprog. O processo é realizado seleccionando a entrada Vmax no multiplexer e activando a
escrita no registo.
Verify – estado no qual é avaliado o desempenho do circuito através do sinal cut_speed.
Comp_add – estado no qual é comparada a actual palavra de tensão Vprog com Vmax a fim de
verificar se foi atingido o limite superior de tensão.
Comp_sub – estado no qual é comparada a actual palavra de tensão Vprog com Vmin a fim de
verificar se foi atingido o limite inferior de tensão.
Increase – estado no qual é efectuado o incremento de uma unidade à palavra de tensão
Vprog. O processo é realizado seleccionando no multiplexer a entrada vinda do
Somador/Subtractor, activando a escrita no registo e ordenando a operação de soma ao
Somador/Subtractor.
Decrease – estado no qual é efectuado o decremento de uma unidade à palavra de tensão
Vprog. O processo é realizado seleccionando no multiplexer a entrada vinda do
Somador/Subtractor, activando a escrita no registo e ordenando a operação de subtracção ao
Somador/Subtractor.
SPI_Write – estado no qual é dada ordem ao bloco SPI para comunicar a nova palavra de
tensão Vprog ao DCDC.
Wait_1 – estado no qual se aguarda que o sinal ready venha a ‘0’. Este estado é essencial uma
vez que a transição para ‘1’ do sinal ready indica a presença de novos dados de desempenho
vindos do Sensor Global. Por teste motivo é necessário esperar a sua vinda a ‘0’ uma vez que o
período do sinal ready é muito superior ao tempo que a máquina de estados demora para
realizar as operações até este estado.
Wait_2 – estado no qual se aguarda pela conclusão da transmissão de dados SPI (sinal busy)
bem como a chegada de novos dados por parte do Sensor Global (sinal ready).
36