Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

4. Demonstrador FPGA 4.4 Bloco de Controlo e Optimização O algoritmo de optimização implementado, e apresentado na Figura 4.7, baseia-se na classificação do desempenho registado pelo sensor em três categorias. Lento, estável e rápido são os códigos que a máquina de estados interpreta para decidir se aumenta, mantém ou diminui a tensão de alimentação. Estas três combinações são dadas pelo sinal cut_speed que é gerado a partir do código termómetro fornecido pelo Sensor Global. Figura 4.7 – Diagrama de estados do bloco de Controlo e Optimização Por uma questão de segurança e para prevenir erros na comunicação externa, todos os estados a partir da verificação convergem para o estado de escrita no SPI, mesmo que a palavra de tensão permaneça igual à anterior. 34
4. Demonstrador FPGA 4.4.1 Caminho de Dados Para entender melhor o processo de optimização realizado pelo no bloco de controlo, é apresentada abaixo uma lista com a descrição dos principais sinais de comando. Entrada: Vmax – palavra de tensão máxima a fornecer ao circuito num dado instante. Vmin – palavra de tensão mínima admissível pelo circuito num dado instante. setvmax – sinal exterior que ordena a imposição da palavra de tensão Vmax ao circuito. cut_speed – sinal com 2 bits que indica o desempenho do circuito. “00” para lento, “10” para estável e “11” para rápido. A combinação “01” não deverá surgir mas para todos os efeitos é interpretada como rápido. ready – criado a partir do sinal clkgen atrasado de um ciclo de relógio, indica ao controlo que os dados de uma nova verificação de desempenho estão disponíveis. busy – sinal enviado pelo bloco de comunicação SPI durante o processo de comunicação. Saída: Vprog – palavra com a tensão a fornecer ao circuito ordenada por comunicação SPI. SPI_EN – sinal para ordenar ao bloco SPI o envio da nova palavra de tensão (Vprog). subtract – sinal enviado ao Somador/Subtractor ordenando um subtracção. muxout – sinal para escolher a origem da próxima palavra de tensão. vprog_EN – sinal para activar a escrita no registo que guarda a palavra de tensão Vprog. Figura 4.8 – Caminho de dados necessário para o funcionamento do controlo 35
Page 1: Dynamic Voltage Scaling (Optimizaç
Page 5: Agradecimentos Estudar no IST tem s
Page 9: Abstract The present work reports a
Page 12 and 13: Conteúdo 4.3 Metodologia de Optimi
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 30 and 31: 3. Sensor Global 3.1 Introdução N
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 36 and 37: Atraso porta NOR (ps) Atraso porta
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 46 and 47: 4. Demonstrador FPGA 4.1 Introduç
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 62 and 63: Tensão [V] 5. Resultados Experimen
Page 64 and 65: Poupança [%] 5. Resultados Experim
Page 66 and 67: 6. Conclusões e Trabalho Futuro 6.
Page 68 and 69: Bibliografia 50
Page 70: 7. Anexos Figura 7.1 - Esquema elé

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

Create successful ePaper yourself

Delete template?

Save as template?