Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

4. Demonstrador FPGA 4.1 Introdução Com o objectivo de demonstrar o potencial do Sensor Global apresentado nesta dissertação, foi desenvolvida uma plataforma de demonstração utilizando uma FPGA para implementação do sensor e de um circuito digital complexo para simular a carga correspondente a um processador comum. A opção de utilizar uma FPGA prende-se com o facto de ser um meio de desenvolvimento extremamente rápido para obter resultados experimentais e ser um meio frequentemente usado na emulação de soluções que se pretendem implementar em ASICs. Apesar do teste ao sensor ser feito recorrendo a um FPGA, o objectivo é poder demonstrar o seu funcionamento em SoC. Por esta razão, grande parte do código VHDL implementado foi descrito ao nível da porta lógica ao invés do respectivo comportamento. Este nível de detalhe permite realizar optimizações importantes para o desempenho do sensor, aproximando esta implementação em FPGA da implementação em silício no SoC. 4.2 Arquitectura Para poder implementar um sistema de ajuste automático que consiga de forma independente controlar a sua própria tensão de alimentação, é necessário recorrer a mais alguns dispositivos extra que suportem as instruções de controlo geradas na FPGA. Esta situação implica fazer algumas alterações físicas na placa de circuito impresso da FPGA original [15] de modo a permitir a utilização de uma fonte de tensão externa na alimentação dos 1,2V fornecida ao chip da Xilinx ® . O objectivo é criar uma arquitectura fechada onde o controlador do sensor consegue configurar a tensão de alimentação desejada (Figura 4.1). Figura 4.1 – Arquitectura de funcionamento do demonstrador Neste caso, o módulo que disponibiliza a alimentação externa é um conversor DCDC com tensão de saída programável através de protocolo SPI. Para implementar o circuito digital cuja alimentação é optimizada, foi usado um multiplicador de 16 bits com autoteste, tendo em vista uma avaliação periódica da eventual ocorrência de falhas no processamento. Após uma calibração inicial, o mecanismo Sensor Global mais algoritmo de controlo deverá ser capaz de operar dinamicamente, ajustando-se às condições de temperatura ou envelhecimento sem qualquer interferência do utilizador e sem interferir com a funcionalidade implementada no circuito. 28
4. Demonstrador FPGA 4.3 Metodologia de Optimização A metodologia de optimização implementada neste trabalho é composta por quatro etapas mais um estágio de inicialização (Figura 4.2). No momento em que o sistema arranca e surge o sinal de reset, o mecanismo de controlo força o valor máximo de tensão no circuito de forma conservadora. Este valor de tensão máxima é programável em tempo real e pode ser ajustado para diferentes frequências à semelhança da estratégia utilizada nos actuais microprocessadores. Nesta situação, o microprocessador deve fornecer a nova palavra de tensão e de seguida deverá activar o sinal setvmax. Só depois desta operação deverá ser efectuada a alteração da frequência de relógio. Nas etapas seguintes, e periodicamente, são efectuadas a leitura ao sensor, calculada a nova palavra de tensão e por fim comunicado o novo valor à fonte de alimentação. Figura 4.2 – Fluxograma da estratégia Global de Controlo 29
Page 1: Dynamic Voltage Scaling (Optimizaç
Page 5: Agradecimentos Estudar no IST tem s
Page 9: Abstract The present work reports a
Page 12 and 13: Conteúdo 4.3 Metodologia de Optimi
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 30 and 31: 3. Sensor Global 3.1 Introdução N
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 36 and 37: Atraso porta NOR (ps) Atraso porta
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 52 and 53: 4. Demonstrador FPGA 4.4 Bloco de C
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 62 and 63: Tensão [V] 5. Resultados Experimen
Page 64 and 65: Poupança [%] 5. Resultados Experim
Page 66 and 67: 6. Conclusões e Trabalho Futuro 6.
Page 68 and 69: Bibliografia 50
Page 70: 7. Anexos Figura 7.1 - Esquema elé

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?