Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

3. Sensor Global
O número de flip-flops a utilizar depende da frequência de relógio e do tempo que o controlo
externo demora a executar as operações de subida e descida da tensão do circuito. O intervalo entre
verificações pode ser estático ou dinâmico dependendo das necessidades. Caso se pretenda usar
intervalos dinâmicos apenas é necessário adicionar um multiplexer ligado às saídas desejadas para
que externamente possa ser seleccionada qual a saída do contador a utilizar como base de tempo.
O esquema final do divisor de relógio implementado é apresentado na Figura 3.12. Tmonit são
os bits de selecção externa do factor de divisão e clkdiv o sinal resultante da divisão do relógio. Com
o objectivo de minimizar o atraso na lógica assíncrona e desse modo evitar a utilização de
dispositivos extra de sincronização na máquina de estados, o relógio do registo de saída foi
sincronizado com o flanco descendente para desse modo garantir que os interruptores de relógio
existentes se encontram activos imediatamente antes do flanco de relógio. Caso contrário, o primeiro
ciclo de relógio à saída do interruptor teria um período inferior ao do relógio global e poderia causar
problemas de estabilidade.
Figura 3.12 – Divisor de relógio implementado
3.3.2 Máquina de Estados
Como o Sensor Global é sensível à temporização dos sinais e é relevante o seu consumo de
recursos, a máquina de estados utilizada foi desenvolvida ao nível da porta lógica para assegurar a
sua optimização. A sua implementação é feita através de um módulo assíncrono, que ao entrar em
funcionamento activa um segundo módulo síncrono. Este mecanismo foi criado para permitir que a
sequência de teste seja executada apenas uma vez durante o flanco positivo do sinal clkdiv. O
princípio de funcionamento baseia-se na utilização de um elemento de memória, neste caso uma
báscula (latch), que regista o fim da sequência de teste e evita desse modo a sua repetição. Na
22