Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

Atraso porta NOR (ps) Atraso porta NOR (ps) 3. Sensor Global 4.50E+01 4.00E+01 3.50E+01 3.00E+01 2.50E+01 2.00E+01 1.50E+01 1.00E+01 typical T = 25ºC schematic Worst T = 125ºC Corner Schematic Best T = Corner -40ºC Schematic 5.00E+00 0.00E+00 1.05 1.15 1.25 1.35 Tensão de Alimentação (V) Figura 3.7 – Atraso da porta NOR para diferentes tensões de alimentação Na Figura 3.8 é apresentado o gráfico da variação no atraso da porta NOR com a temperatura e também para três cenários diferentes. O caso típico corresponde a operar com a tensão de alimentação a 1,2V, no pior caso a 1,08V e no melhor caso a 1,32V. 5.00E+01 4.50E+01 4.00E+01 3.50E+01 3.00E+01 2.50E+01 2.00E+01 1.50E+01 1.00E+01 5.00E+00 0.00E+00 -60 -30 0 30 60 90 120 150 180 Temperatura (°C) typical V dd = 1,2V schematic Worst V dd = Corner 1,08V Schematic Best V dd Corner = 1,32V Schematic Figura 3.8 - Atraso da porta NOR para diferentes temperaturas Das simulações efectuadas pode ver-se que o atraso na porta NOR aumenta significativamente com a diminuição da tensão de alimentação. Por este motivo deve existir especial cuidado com as transições de tensão durante o processo de optimização. Para que não ocorram falhas, deve garantir-se que a transição para uma tensão inferior não tem demasiado impacto no desempenho. Esta margem de segurança deve ser considerada no momento da calibração e é tanto menor quanto maior for a resolução na programação da tensão na PMU. 18
3. Sensor Global Por outro lado, apenas grandes variações na temperatura do circuito fazem aumentar significativamente o atraso. Assim, apenas é necessário garantir que o intervalo de tempo entre as verificações de desempenho não é demasiado elevado para causar erros quando o gradiente de temperatura é máximo. Dependendo da tecnologia na qual é projectado o sensor, bem como da arquitectura do circuito em monitorização, a distribuição dos flip-flops pelo circuito réplica pode ser feita de modo a minimizar os recursos utilizados. Tipicamente, os microprocessadores estão divididos em blocos funcionais que podem ser desligados consoante o tipo de operações a realizar. Diferentes blocos em funcionamento significam diferentes caminhos críticos a ter em consideração. Uma melhor optimização do consumo pode ser feita tendo em conta os caminhos críticos activos num determinado instante. Deste modo, podem colocar-se apenas flip-flops em torno das zonas correspondentes ao atraso dos caminhos críticos de cada bloco. Um exemplo desta abordagem é ilustrado na Figura 3.9. Figura 3.9 – Exemplo de optimização no Sensor PVTA Esta abordagem permite excluir a análise das primeiras NOR uma vez que estão muito distantes do atraso do caminho crítico, permitindo reduzir a complexidade do controlo necessária para processar a informação. Consoante o nível de sensibilidade pretendido, o espaçamento entre flip- -flops consecutivos pode ser de várias portas NOR. Este aumento do atraso entre dois flip-flops consecutivos limita as situações em que o código termómetro oscila entre dois valores devido a diferenças mínimas no atraso da cadeia. É importante frisar que a não introdução de flip-flops em todas as portas NOR leva a que o tempo de atraso no circuito réplica deixe de ser uniforme, sendo maior nas portas NOR que têm a capacidade no nó de saída aumentada pela ligação do flip-flop. Por esse motivo podem ser colocados inversores com impedância de entrada semelhante à dos flip-flops nas portas NOR excluídas. 19
Page 1: Dynamic Voltage Scaling (Optimizaç
Page 5: Agradecimentos Estudar no IST tem s
Page 9: Abstract The present work reports a
Page 12 and 13: Conteúdo 4.3 Metodologia de Optimi
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 30 and 31: 3. Sensor Global 3.1 Introdução N
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 46 and 47: 4. Demonstrador FPGA 4.1 Introduç
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 52 and 53: 4. Demonstrador FPGA 4.4 Bloco de C
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 62 and 63: Tensão [V] 5. Resultados Experimen
Page 64 and 65: Poupança [%] 5. Resultados Experim
Page 66 and 67: 6. Conclusões e Trabalho Futuro 6.
Page 68 and 69: Bibliografia 50
Page 70: 7. Anexos Figura 7.1 - Esquema elé

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

Create successful ePaper yourself

Delete template?

Save as template?