Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

3. Sensor Global
Os intervalos de tempo atribuídos a cada submodo são baseados na premissa de que após o
período correspondente a 1 ciclo de relógio toda a lógica num circuito digital deverá estar
estabilizada para não ocorrerem erros. Por esta razão a captura ocorre 1 ciclo de relógio após a
propagação do impulso edge e é atribuído 1 ciclo de relógio mais uma margem de meio período na
inicialização de forma a garantir que a cadeia se encontra estável mesmo quando o circuito tem um
comportamento demasiado lento.
3.2.4 Implementação Prática
Uma utilização posterior da informação do Sensor Global para optimização da tensão de
alimentação requer a calibração prévia do sensor. Esta calibração visa determinar quantas portas
NOR são necessárias para igualar o atraso do caminho crítico a vigiar mais uma margem de
segurança. Uma vez determinada a calibração, esta deverá servir para todos os chips de um mesmo
circuito. As variações no processo de fabrico deverão ser compensadas automaticamente devido ao
aumento ou diminuição no desempenho. De forma genérica, o princípio e topologia do sensor não
dependem do circuito a monitorizar, da frequência de relógio, nem da tecnologia em que está
implementado. No entanto a sua implementação vai depender de caso para caso. Em particular, o
número de portas lógicas utilizadas para representar o circuito réplica irá depender da dimensão do
caminho crítico, bem como da tecnologia de fabrico.
Com o objectivo de caracterizar o atraso gerado pela porta NOR foram efectuadas simulações
em tecnologia TSMC 65nm. Estas simulações mostram a dependência do atraso da porta NOR para
diferentes tensões de alimentação e diferentes temperaturas. Os resultados obtidos dizem respeito a
simulações ao nível do esquema eléctrico realizadas com dispositivos cujas dimensões se
apresentam na Tabela 3.1 e correspondem à porta NOR padrão.
Transístor W (nm) L (nm)
P1, P2 460 80
N1, N2 170 80
Tabela 3.1 – Dimensão dos transístores PMOS e NMOS utilizados para simular o atraso da porta NOR
Na Figura 3.7 é apresentado o gráfico da variação no atraso da porta NOR com a tensão de
alimentação para três cenários diferentes. O caso típico corresponde à operação à temperatura
ambiente (25ºC), no pior caso à temperatura de 125ºC e no melhor caso à temperatura de -40ºC.
17