Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

3. Sensor Global
3.2.2 Modo de Teste
A mudança para o Modo de Teste ocorre quando o sinal aging transita para ‘0’. Esta alteração
coloca o transístor P2 em condução e o N2 ao corte, fazendo com que a saída fique dependente do
sinal test_data colocado na entrada. Na Figura 3.4 pode ver-se que a nova configuração das portas
NOR reflecte o comportamento lógico de um inversor, permitindo agora a propagação de qualquer
sinal que seja colocado no início da cadeia.
Figura 3.4 – Estado dos transístores das portas NOR no Modo de Teste
De referir que durante o período em que ocorre o teste, os transístores P1 passam algum do
tempo na fase de regeneração. No entanto, como o intervalo entre verificações consecutivas andará
sempre acima das centenas de ciclos de relógio, a duração do teste não deve impedir o sensor de
envelhecer mais do que o restante circuito.
3.2.3 Detecção
Uma vez activa a cadeia, é necessário implementar um mecanismo capaz de medir
quantitativamente o atraso provocado pelo circuito réplica. A abordagem utilizada baseia-se no
princípio sample-and-hold para registar o estado das portas NOR num dado instante do teste,
utilizando para o efeito flip-flops tipo D colocados à saída das portas NOR. Tendo em conta que
durante o teste as portas NOR têm o comportamento de inversores, pode obter-se uma leitura do tipo
código termómetro extraindo de forma intercalar as saídas ̅ ou dos flip-flops. A utilização deste
formato justifica-se com a sua fácil obtenção e pelo facto de permitir ao projectista usar diferentes
formas de manipular a informação do sensor com base no algoritmo de controlo.
15