Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

3. Sensor Global
3.2 Sensor PVTA
Num circuito digital, ocorre uma falha quando um sinal que se propaga no caminho crítico não o
consegue percorrer num tempo inferior ao período de relógio. Sendo este o problema que se
pretende evitar, o funcionamento do sensor foi projectado para detectar esta situação. Deste modo, o
sensor mede o desempenho do circuito, emulando o atraso do caminho crítico, recorrendo a um
circuito composto por uma cadeia de atraso construída com portas NOR ligadas sequencialmente
(circuito réplica). O motivo pelo qual são utilizadas portas NOR deve-se ao facto de estas
envelhecerem mais rapidamente do que as restantes portas lógicas. Esta característica garante que
o tempo de propagação no sensor será sempre superior ao dos potenciais caminhos críticos que
possam surgir devido ao envelhecimento a longo prazo. Publicações anteriores mostram que pelo
facto do NBTI ser mais significativo nos transístores PMOS, a degradação do tempo de atraso é mais
relevante nas transições do ‘0’ para o ’1’ lógico e que o efeito cascata verificado nos transístores
PMOS das portas NOR contribui fortemente para o aumento do tempo de atraso da porta lógica com
o seu envelhecimento a longo prazo [13] [14].
No entanto, como foi referido anteriormente, a actividade lógica origina regeneração e para
garantir o pior cenário de envelhecimento no circuito réplica foi necessário impor dois modos de
funcionamento ao sensor. Assim, no intervalo que decorre entre as verificações de desempenho, o
sensor passa ao Modo de Envelhecimento (Aging Mode), e no momento da verificação, o sensor
passa ao Modo de Teste (Test Mode).
Na Figura 3.2 pode ver-se o esquema de ligações de uma das portas NOR presentes na cadeia
de atraso. O sinal aging é comum a todas as portas NOR e o seu valor lógico define qual o modo de
funcionamento em que o sensor se encontra. Por outro lado, o barramento test_data assegura a
ligação série entre as portas NOR da cadeia de atraso. De referir que na primeira porta NOR da
cadeia o sinal test_data(0) corresponde ao sinal edge, um impulso usado para avaliar o tempo de
propagação no sensor.
Figura 3.2 – Esquema de uma porta lógica NOR utilizada na cadeia de atraso
13