Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

3. Sensor Global 3.1 Introdução Nesta secção é apresentada a arquitectura de um sensor para monitorização da degradação do desempenho dos circuitos digitais resultante do envelhecimento a longo prazo. Esta arquitectura vem no seguimento de uma metodologia recentemente desenvolvida pelo grupo de investigação do INESC-ID no âmbito do qual este trabalho foi desenvolvido e que foi apresentada em [6]. A introdução desta nova topologia de sensor surgiu da necessidade de contornar dois grandes inconvenientes associados à utilização de sensores locais: A necessidade de suspender o funcionamento do circuito em monitorização no momento em que é realizada a medição do estado de degradação. Esta interrupção é tempo de processamento desperdiçado e rapidamente se poderia chegar à situação em que o tempo em processamento seria da mesma ordem de grandeza do tempo de monitorização. A necessidade de substituir os flip-flops do caminho crítico por outros com a lógica de detecção de falhas integrada, o que obriga ao projecto e caracterização de células adicionais para cada biblioteca digital e interfere com o normal fluxo de projecto. Por outro lado, com a utilização do Sensor Global aqui apresentado, é possível avaliar em tempo real a possibilidade de uma falha ocorrer, através da verificação periódica do desempenho instantâneo do circuito em monitorização. Estas informações de desempenho são enviadas para um dispositivo de Controlo Digital (apresentado no capítulo 4) que faz subir a tensão de alimentação quando o atraso na propagação das portas lógicas do sensor aumenta acima de um limiar pré- -definido, ou faz diminuir a tensão de alimentação se o desempenho estiver acima do necessário. A implementação do Sensor Global é dividida em 2 blocos distintos (Figura 3.1). Um bloco de controlo para gerar periodicamente os sinais necessários ao funcionamento do sensor e outro contendo os dispositivos que actuam como sensores a variações PVTA. Figura 3.1 – Diagrama simplificado do Sensor Global 12
3. Sensor Global 3.2 Sensor PVTA Num circuito digital, ocorre uma falha quando um sinal que se propaga no caminho crítico não o consegue percorrer num tempo inferior ao período de relógio. Sendo este o problema que se pretende evitar, o funcionamento do sensor foi projectado para detectar esta situação. Deste modo, o sensor mede o desempenho do circuito, emulando o atraso do caminho crítico, recorrendo a um circuito composto por uma cadeia de atraso construída com portas NOR ligadas sequencialmente (circuito réplica). O motivo pelo qual são utilizadas portas NOR deve-se ao facto de estas envelhecerem mais rapidamente do que as restantes portas lógicas. Esta característica garante que o tempo de propagação no sensor será sempre superior ao dos potenciais caminhos críticos que possam surgir devido ao envelhecimento a longo prazo. Publicações anteriores mostram que pelo facto do NBTI ser mais significativo nos transístores PMOS, a degradação do tempo de atraso é mais relevante nas transições do ‘0’ para o ’1’ lógico e que o efeito cascata verificado nos transístores PMOS das portas NOR contribui fortemente para o aumento do tempo de atraso da porta lógica com o seu envelhecimento a longo prazo [13] [14]. No entanto, como foi referido anteriormente, a actividade lógica origina regeneração e para garantir o pior cenário de envelhecimento no circuito réplica foi necessário impor dois modos de funcionamento ao sensor. Assim, no intervalo que decorre entre as verificações de desempenho, o sensor passa ao Modo de Envelhecimento (Aging Mode), e no momento da verificação, o sensor passa ao Modo de Teste (Test Mode). Na Figura 3.2 pode ver-se o esquema de ligações de uma das portas NOR presentes na cadeia de atraso. O sinal aging é comum a todas as portas NOR e o seu valor lógico define qual o modo de funcionamento em que o sensor se encontra. Por outro lado, o barramento test_data assegura a ligação série entre as portas NOR da cadeia de atraso. De referir que na primeira porta NOR da cadeia o sinal test_data(0) corresponde ao sinal edge, um impulso usado para avaliar o tempo de propagação no sensor. Figura 3.2 – Esquema de uma porta lógica NOR utilizada na cadeia de atraso 13
Page 1: Dynamic Voltage Scaling (Optimizaç
Page 5: Agradecimentos Estudar no IST tem s
Page 9: Abstract The present work reports a
Page 12 and 13: Conteúdo 4.3 Metodologia de Optimi
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 36 and 37: Atraso porta NOR (ps) Atraso porta
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 46 and 47: 4. Demonstrador FPGA 4.1 Introduç
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 52 and 53: 4. Demonstrador FPGA 4.4 Bloco de C
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 62 and 63: Tensão [V] 5. Resultados Experimen
Page 64 and 65: Poupança [%] 5. Resultados Experim
Page 66 and 67: 6. Conclusões e Trabalho Futuro 6.
Page 68 and 69: Bibliografia 50
Page 70: 7. Anexos Figura 7.1 - Esquema elé

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

Create successful ePaper yourself

Delete template?

Save as template?