Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

More documents

Recommendations

Info

Conteúdo 4.3 Metodologia de Optimização ................................................................................................. 29 4.3.1 Modificações Efectuadas .................................................................................................. 30 4.3.2 Conversor DCDC .............................................................................................................. 30 4.3.3 Comunicação SPI.............................................................................................................. 31 4.3.4 Implementação do Sensor Global ..................................................................................... 33 4.3.5 Multiplicador Pipeline ........................................................................................................ 33 4.4 Bloco de Controlo e Optimização.......................................................................................... 34 4.4.1 Caminho de Dados............................................................................................................ 35 4.4.2 Comportamento................................................................................................................. 36 4.4.3 Multiplexer tri-state (cut_speed)........................................................................................ 37 Resultados Experimentais ............................................................................................................ 39 5.1 Características do Demonstrador ......................................................................................... 40 5.2 Simulações Post-Route ......................................................................................................... 41 5.3 Teste em Temperatura .......................................................................................................... 43 Conclusões e Trabalho Futuro ...................................................................................................... 47 6.1 Conclusões ............................................................................................................................ 48 6.2 Trabalho Futuro ..................................................................................................................... 48 Bibliografia............................................................................................................................................. 49 Anexos .......................................................................................................................................... 51 viii
Lista de Figuras Figura 1.1 – Distribuição da variação do desempenho típica no processo de fabrico de semicondutores ....................................................................................................................................... 3 Figura 1.2 – Metodologia actualmente utilizada nos microprocessadores para ajuste de tensão ......... 3 Figura 2.1 – Difusão do Hidrogénio em direcção à poly durante a fase de stress ................................. 8 Figura 2.2 – Degradação no V th de um transístor PMOS após 50% do tempo na fase de stress e recuperação ............................................................................................................................................ 9 Figura 2.3 – Metodologia do sensor PVTA da IBM ® ............................................................................. 10 Figura 2.4 – Sensor de Envelhecimento da Sun Microsystems ® ......................................................... 10 Figura 3.1 – Diagrama simplificado do Sensor Global ......................................................................... 12 Figura 3.2 – Esquema de uma porta lógica NOR utilizada na cadeia de atraso .................................. 13 Figura 3.3 – Estado dos transístores das portas NOR no Modo de Envelhecimento .......................... 14 Figura 3.4 – Estado dos transístores das portas NOR no Modo de Teste ........................................... 15 Figura 3.5 – Esquema detalhado do Sensor PVTA .............................................................................. 16 Figura 3.6 – Diagrama temporal comportamental dos principais sinais do Sensor Global .................. 16 Figura 3.7 – Atraso da porta NOR para diferentes tensões de alimentação ........................................ 18 Figura 3.8 - Atraso da porta NOR para diferentes temperaturas.......................................................... 18 Figura 3.9 – Exemplo de optimização no Sensor PVTA ....................................................................... 19 Figura 3.10 – Princípio de funcionamento do contador assíncrono ..................................................... 20 Figura 3.11 – Esquema lógico e diagrama temporal de um Ripple Counter crescente de 4 bits ........ 21 Figura 3.12 – Divisor de relógio implementado .................................................................................... 22 Figura 3.13 – Módulo assíncrono da máquina de estados ................................................................... 23 Figura 3.14 – Módulo síncrono da máquina de estados ....................................................................... 23 Figura 3.15 – Diagrama de estados do Temporizador ......................................................................... 24 Figura 3.16 – Diagrama temporal comportamental dos sinais da máquina de estados ...................... 25 Figura 4.1 – Arquitectura de funcionamento do demonstrador ............................................................ 28 Figura 4.2 – Fluxograma da estratégia Global de Controlo .................................................................. 29 Figura 4.3 – Verso da placa de circuito impresso da FPGA indicando o LDO a remover ................... 30 Figura 4.4 – Conversor DCDC programável por SPI ............................................................................ 31 ix
Page 1: Dynamic Voltage Scaling (Optimizaç
Page 5: Agradecimentos Estudar no IST tem s
Page 9: Abstract The present work reports a
Page 14 and 15: Lista de Figuras Figura 4.5 - Vista
Page 16 and 17: Lista de Tabelas xii
Page 18 and 19: Lista de Acrónimos PBTI Positive B
Page 20 and 21: 1. Introdução 1.1 Motivação Num
Page 22 and 23: 1. Introdução Apesar de não disp
Page 24 and 25: 1. Introdução 6
Page 26 and 27: 2. Análise e Previsão do Envelhec
Page 28 and 29: 2. Análise e Previsão do Envelhec
Page 30 and 31: 3. Sensor Global 3.1 Introdução N
Page 32 and 33: 3. Sensor Global 3.2.1 Modo de Enve
Page 34 and 35: 3. Sensor Global A Figura 3.5 mostr
Page 36 and 37: Atraso porta NOR (ps) Atraso porta
Page 38 and 39: 3. Sensor Global 3.3 Temporizador D
Page 40 and 41: 3. Sensor Global O número de flip-
Page 42 and 43: 3. Sensor Global No dimensionamento
Page 44 and 45: 3. Sensor Global 26
Page 46 and 47: 4. Demonstrador FPGA 4.1 Introduç
Page 48 and 49: 4. Demonstrador FPGA 4.3.1 Modifica
Page 50 and 51: 4. Demonstrador FPGA Figura 4.6 - E
Page 52 and 53: 4. Demonstrador FPGA 4.4 Bloco de C
Page 54 and 55: 4. Demonstrador FPGA A lógica arit
Page 56 and 57: 4. Demonstrador FPGA 38
Page 58 and 59: 5. Resultados Experimentais 5.1 Car
Page 60 and 61: 5. Resultados Experimentais Figura
Page 62 and 63:
Tensão [V] 5. Resultados Experimen
Page 64 and 65:
Poupança [%] 5. Resultados Experim
Page 66 and 67:
6. Conclusões e Trabalho Futuro 6.
Page 68 and 69:
Bibliografia 50
Page 70:
7. Anexos Figura 7.1 - Esquema elé
show all

Dynamic Voltage Scaling Dissertação para obtenção do Grau de ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?