ABSOLUTTVERDIKRETS FPGA

8 Vedlegg: Rapport veiledning TFE4105: Lab høst 2009 

Fag TFE4105 Digitalteknikk og datamaskiner 

RAPPORT 

102 

LAB 2 

ABSOLUTTVERDIKRETS FPGA 

av 

Hans Hansen 

Ole Olsen 

Lab gruppe 123 

Lab utført: 24.9.2009 

Rapport levert: 10.11.2009 

FAKULTET FOR INFORMASJONSTEKNOLOGI, MATEMATIKK OG 

ELEKTROTEKNIKK 

Eksempel

Forord TFE4105: Lab høst 2009 

Forord 

TFE 4105 Digitalteknikk og datamaskiner inneholder en omfattende lab basert på et lab-kort 

fra Altera, en av verdens største produsenter av såkalte programmerbare logiske kretser. Labkortet 

er bygget rundt en brikke med programmerbar logikk (såkalt Field Programmable Gate 

Array, forkortet til FPGA). Inne i denne FPGAen er det dessuten implementert en enkel 

mikroprosessor (μP). Vi kan lett realisere ulike logiske funksjoner i maskinvare ved å legge 

disse inn i FPGA-kretsen. Dette skjer ved at vi laster ned en kodefil til kretsen som sørger for 

å konfigurere den i forhold til ønsket funksjon (dette kalles gjerne å programmere kretsen, 

men har ingen ting med programvare å gjøre). Slik kan systemet få ønsket logisk oppførsel 

uten at vi trenger å bruke loddebolten. I mikrokontrolleren kan vi kjøre våre C- eller 

assembler-programmer som også er med på å definere systemets oppførsel. Vi kan dermed 

demonstrere en rekke viktige prinsipper både fra digitalteknikk- og datamaskin-delen av 

faget. I tillegg til FPGA med μP, er lab-kortet (blant annet) utstyrt med brytere, lysdioder, 

LCD-display og en lyd-krets (audio codec), samt tilkobling til tastatur. 

Vi ønsker at du gjennom denne labben skal få en grunnleggende innsikt i hvordan moderne 

digitale systemer og små datamaskiner kan bygges opp. Gjennom LAB1 til LAB5 vil du 

jobbe med problemstillinger knyttet til aktuelt forelest stoff. Samtidig vil du og din labpartner, 

ved å løse konkrete problemer, også realisere ulike deler av et "produkt": et system 

for ”sanntids” lyd-bearbeiding. Vi håper at lab-oppgavene vil hjelpe deg å forstå hvordan 

ulike begreper og teknikker i faget er knyttet til hverandre i et virkelig system, og dermed 

bidra til å gi en helhetsforståelse. Videre er det et mål at lab-arbeidet skal gi deg et innblikk i 

arbeidsmetoder og verktøy som vil bli sentrale i videre studier og arbeid. 

Hovedmålsettingen har vært å inkludere viktige elementer fra faget på en pedagogisk og 

lærings-stimulerende måte. Lyd-bearbeiding ble valgt som tema da både generering av input 

og tilbakemelding fra systemet skulle være enkelt å få til. Videre skulle det gi et system med 

realistisk kompleksitet. 

Husk at læringen i faget står du selv ansvarlig for. Det vi tilbyr er kun undervisning og 

veiledning, og et forhåpentligvis godt tilrettelagt opplegg. Som student må du være aktiv, 

kritisk og selvstendig, samtidig som du gjennom lab- og øvings-arbeid i grupper kan 

bearbeide og drøfte stoffet med medstudenter og dermed fremme læring og faglig modning. 

Vi vil kreve at du er godt forberedt når du møter fram på labben. Dette er nødvendig fordi vi 

bare har begrenset plass og tid på labben. 

Fram til og med 2007 ble det i dette faget benyttet et egenutviklet kretskort. Dette er nå byttet 

ut, men oppgavene som kjøres i dag bygger i stor grad på det som ble gjort tidligere. Vi er 

derfor en stor takk skyldig et entusiastisk team (se neste side) av faglærere, ”vit.asser”, 

stipendiater og studenter, som har vært involvert i planleggingen, ferdigstillingen og 

videreutviklingen av lab-kort og lab-oppgaver opp gjennom årene. 

I


Det opprinnelige ”utviklingsteamet” var, i tillegg til faglærerne Tormod Njølstad og Lasse 

Natvig, ledet av nøkkelpersonene Gunnar Tufte og Bianca Tjore. Videre bidro Kjell Magne 

Sæterbø, Eivind Vea, Åge Stien, Mufrid Krilic, Per Blix, Karstein Kristiansen, Knut Førland, 

Steinar Line, Ingebrigt Hole, Robin Hoel og Morten Hartmann vesentlig på hver sin måte til 

ferdigstillelsen og til gjennomføringen av teoriøvinger og lab-opplegg i 1998, 1999 og 2000 

Somrene 2001 – 2003 oppdaterte henholdsvis Are B. Willumsen, Øystein Andres Krogsæter 

og Øystein Ellingsson ulike deler av oppgavene og labheftet. Våren 2004 utviklet Øystein 

Ellingsson en ny lab 1 for å gi en lettere innføring i digital design. Denne ble forbedret av 

Hallvard Kringstad våren 2007. Sommeren 2008 har Per Gunnar Kjeldsberg og Ingulf 

Helland jobbet med å flytte lab-oppgavene over på det nye kortet fra Altera og å tilpasse 

oppgavene og labheftet til dette. Sommeren 2009 er det gjort forbedringer basert på 

erfaringene fra første kjøring av den nye labben. 

Vi vil gjerne oppfordre dere som nå skal følge dette kurset til å gi konstruktive tilbakemeldinger 

om mulige forbedringer til fagets øvingsansvarlige. 

På vegne av teamet ønsker vi dere herved: LYKKE TIL! 

Professor Per Gunnar Kjeldsberg Førsteamanuensis Morten Hartmann 

Koordinator for TFE4105. Faglærer i 

digitalteknikk-delen av faget. 

Faglærer i datamaskin-delen av faget. 

II


Ordliste 

Norsk Engelsk Betydning 

Programmerbar Programmable logic En digital krets som kan konfigureres (programmereres) 

logikk-krets Circuit 

Altera Altera Et firma i San Jose som lager programmerbare logikk-kretser 

Brukes også om selve kretsene 

FPGA FPGA Forkortelse for Field Programmable Gate Array 

Dette er en type programmerbar logikk-krets 

LE LE Forkortelse for Logic Element. 

Dette er ”byggeklossene” inni Altera-kretsen (den har 33 216 

LE’er) 

Ruting Routing Å lage en elektrisk forbindelse fra et sted til et annet 

Nios II Nios II Mikrokontrolleren som er implementer inne i FPGA’en. 

Punktprøving Sampling Omforming av et kontinuerlig analogt signal (f.eks. et 

lydsignal) til et digitalt signal 

Sample Sample Øyeblikksverdi av lydsignalet. Her digitale tallverdier. 

Adressemapping Address Mapping Tilordning av adresser til de enheter som deler en felles buss 

IC IC Forkortelse for Integrated Circuit (en chip) 

Det vil si en mikrokrets som er laget i et stykke silisium 

RAM RAM Forkortelse for Random Access Memory 

Dette er et lager som: 

• Kan skrives til 

• Kan leses fra 

• Mister innholdet ved strømbrudd 

Codec Codec Forkortelse for Coder Decoder. Den oversetter signalet fra 

mikrofonen til et digitalt signal, og systemets digitale signal 

til et analogt signal som kan settes ut på høyttalerne, 

Buss Bus En samling elektriske ledere som utgjør en gruppe signaler 

Nedlasting Downloading Overføring av et design fra PC’en til Altera-kretsen 

Overføring av et mikrokontrollerprogram fra PC’en til uC. 

DSP DSP Forkortelse for Digital Signal Processing 

Det vil si digital signalbehandling 

Mux Mux Forkortelse for Multiplexer 

Det vil si en velger, som velger ut ett av flere 

inngangssignaler 

Nettliste Netlist Liste over fysiske forbindelser mellom komponentene i et 

design. Er vanligvis en ren tekstfil 

Syntese Synthesis Den prosessen som går ut på å omforme en (formell) 

spesifikasjon til en nettliste 

LUT LUT Look-Up-Table: Oppslagstabell 

III


CODEC 

Det er ikke nødvendig å vite alt hva CODECen gjør. Men dette kan være greit å lese igjennom 

for å få en oversikt. 

CODEC’ens inn-del utfører disse operasjonene: 

• Forsterking av (det svake) inngangssignalet fra lydinngangen. 

• Digitalisering (sampling) av det analoge signalet 44100 ganger i sekundet ved hjelp av 

en analog-til-digital omformer (AD). 

• Kvantisering av det samplede signalet til et av 65536 amplitudenivåer. 

• Koding av de 65536 amplitudenivåene. Dette gjøres ved å oversette dem til tilsvarende 

16 bits toerkomplements binære tall (som kan anta alle heltallsverdier fra -32768 til 

32767). 

CODEC’ens ut-del utfører disse operasjonene: 

• Omforming av signalet fra digitalt til hakkete analogt (DA-konvertering), som har 

65536 mulige amplitudenivåer. 

• Lavpassfiltrering (“glatting”) av det hakkete analoge signalet. 

• Forsterking av det glattede analoge signalet slik at det kan drive en høyttaler eller 

hodetelefon (det vil si at Codec’en har en forholdsvis lavohmig utgang). 

IV

Introduksjon TFE4105: Lab høst 2009 

Introduksjon 

Oversikt 

På labben bruker vi kretskortet DE2 fra Altera. Dette er et utviklingskort med en rekke ulike 

funksjoner. Det benyttes i industrien til å designe og teste ut nye systemer inntil man har fått 

laget mer spesialiserte kretskort. Slike kort brukes også mye i utdannings- og 

undervisningssammenheng. Den viktigste komponenten på kretskortet er en Cyclone II FPGA 

med navn EP2C35. Det er inne i denne kretsen at vi kan legge våre digitale design. Rundt 

denne kretsen finnes det i tillegg en rekke andre moduler og komponenter som gjør at vi med 

dette kortet kan bygge opp et komplett system. Av dette skal vi i denne labben blant annet 

bruke 

• lysdioder 

• trykknapper 

• brytere 

• sjusegmentdisplay 

• LCD-skjerm 

• mikrofon- og lydinngang 

• lydutgang 

Inne i FPGA’en vil det dessuten i denne labben være en Nios II mikroprosessor. Dette er en 

såkalt myk mikroprosessor. Det vil si at den ikke eksisterer som noen egen krets, men at den 

legges inn som en del av FPGA’en hver gang man laster ned et nytt design. 

Når man skal lage et digitalt design som skal kjøres på utviklingskortet, for eksempel vårt 

design for lydbearbeiding, så trenger vi en PC. PC’en brukes til å: 

• Konstruere digitale kretser. 

• Simulere kretsene. 

• Laste ned kretsenes funksjonalitet i FPGA’en. 

• Skrive mikroprosessorprogrammer. 

• Simulere mikroprosessorprogrammene. 

• Laste ned mikroprosessorprogrammene til mikroprosessorens RAM. 

Øverst på innsiden av omslaget vises den logiske oppbyningen av vårt lydbehandlingsdesign. 

PC’en er ikke med på skissen, da den ikke har noen funksjon i systemets logiske struktur. 

Utenfor FPGA-rammen er utviklingskortet. Kun de enheter av utviklingskortet som skal brukes 

i dette faget er tegnet inn. Inne i FPGA-rammen er det en egen ramme rundt det 

studentdesignet dere skal jobbe med. I tillegg er det tegnet inn moduler som angir grensesnittet 

mellom utviklingskortet og studentdesignet. Dette grensesnittet gjør det meget enkelt å teste ut 

modulene som skal designes. Design som lages kan testes vha. grensesnittet, både i testmodus 

og i lydmodus. 

1


Signalbehandlingssystemet er “rammeverket” for lab-øvingene. Igjennom labben skal det 

komplette signalbehandlingssystemet bygges opp: 

Tabell 1-1: Oversikt over signalbehandlingssystem 

Modul Betydning Fysisk plassering LAB 

ABS Tar absoluttverdien av signalet (likeretter) Inne i FPGA’en 1 og 2 

FACT Finner ønsket forsterkning av inngangssignal Inne i FPGA’en 3 

MUL Multipliserer to signaler med hverandre Inne i FPGA’en 4 

Figur 1: Signalbehandlingssystem 

Signalbehandlingssystemet består av modulene ABS, FACT, og MUL (se figur 1Error! 

Reference source not found.). De forskjellige modulene har i tillegg til inn- og utganger for 

data, forskjellige styreinnganger. Disse blir forklart nærmere i kapitlene for de respektive 

labbene. Under følger en prinsipiell forklaring av virkemåten til signalbehandlingssystemet. 

Signalbehandlingssystemets virkemåte 

Systemet som skal designes er en forenklet lydkompressor. En lydkompressor jevner ut 

forskjeller i lydstyrke på inngangssignalet, slik at utgangesignalet har mest mulig jevnt volum. 

Svake inngangssignaler forsterkes, mens sterke inngangssignaler dempes. Dette skjer ved først 

å detektere styrken på inngangssignalet (skjer i ABS og FACT). Dette benyttes så til å finne 

hvor mye signalet skal forsterkes eller dempes (skjer i FACT). Til slutt styrer modulen MULT 

volumet på utgangssignalet ved å multiplisere inngangssignalet med den ønskede 

forsterkningen/dempingen. 

En lydkompressor benyttes i mange sammenhenger (på godt og vondt). Når reklamene på TV 

høres ut som om de har dobbelt så høyt volum som programmene så skyldes det at lyden på 

disse er kjørt gjennom en lydkompressor. Alt blir dermed en jevn gjennomtrengende høy lyd. 

Underveis i programmene er det derimot viktig å kunne la volumet variere, så her benyttes ikke 

lydkompressoren. En mer nyttig anvendelse kan være tilpasning av lyden i mikrofonen til 

forelesere på NTNU. Denne kan typisk være høy når foreleser har munnen vendt mot 

mikrofonen, mens den er for lav når hodet er vendt den andre veien. Med en lydkompressor vil 

lyden ut til studentene bli passe høy hele tiden. Ytterligere detaljer om lydkompressorer finner 

dere på følgende Wikipedia-artikkel: 

http://en.wikipedia.org/wiki/Audio_compressor (30. juni 2009) 

Vår lydkompressor er som nevnt en del forenklet i forhold til kommersielle produkter. En del 

av løsningene som er valgt er kanskje heller ikke de enkleste og beste for et virkelig system. 

Dette er gjort for å en pedagogisk fornuftig oppgave med passe kompleksitet. Vi tror likevel at 

2


systemet på en forhåpentligvis god måte vil demonstrere hvordan et slikt system kan bygges 

opp. 

Hva er det så som skjer inne i de tre modulene ABS, FACT og MUL? La oss se på et eksempel 

på et lydsignal slik det er vist i Figur 2. Her ser vi at volumet varierer kraftig (bestemmes av 

amplituden på signalet). Figur 2 gjengir egentlig en kort lydsekvens, mens en lydkompressor 

typisk fungerer over lengre sekvenser. Vi kan imidlertid illustrere forklaringen nedenfor godt 

med eksemplet i Figur 2. 

Figur 2: Lydsignal på inngangen 

Lydsignalet i Figur 2 varierer rundt null. Dette er uheldig for vår løsning for deteksjon av 

signalstyrke, og det første vi vil gjøre er derfor å sørge for at signalet bare har positive verdier. 

Dette gjør vi ved å ta absoluttverdien av inngangssignalet i modulen ABS. Resultatet av denne 

operasjonen sees på Figur 3. 

Figur 3: Absoluttverdi av lydsignal 

Inne i modulen FACT detekteres signalstyrken på de ulike delene av signalet og det beregnes 

hvilken forstekning/dempning som skal til for å få et jevnt signal ut. Detaljene rundt dette vil 

bli presentert i oppgaveteksten for lab 3. I modulen MULT blir så det opprinnelige 

inngangssignalet multiplisert med den verdien som ble funnet i FACT. Ideelt sett skulle 

utgangsignalet fra MULT se ut som i Figur 4. I vårt forenklede system blir det nok ikke riktig 

så pent, men det kommer vi tilbake til i oppgaveteksten for lab 4. 

Figur 4: (Ideelt) lydsignal på utgangen 

3


Modulene CODEC IN, CODEC OUT og 7-SEG med sine INTERFACE, samt CLK GEN & 

DISTR (se omslaget) skal dere ikke jobbe direkte med i labbene. Dere bare henter signaler fra 

og/eller sender signaler til dem. CODEC IN omformer et analogt lydsignal (enten fra LINE IN 

eller MIC) til digitalt signal, mens CODEC OUT omformer et digitalt signal til analogt 

høyttalersignal (LINE OUT). Internt i designet benyttes mono digitalt signal, mens LINE IN og 

LINE OUT er stereosignal. Omformingen mellom mono og stereo skjer i CODEC 

INTERFACE. CODEC INTERFACE genererer også nødvendige konfigureringssignal for 

CODEC (for eksempel å velge mellom LINE IN og MIC som analog lydkilde). CLK GEN & 

DISTR genererer og distribuerer ulike klokkesignaler i systemet. Dette gjelder blant annet en 

11,29MHz masterklokke og et 44,1KHz klokkesignal som brukes av CODEC. 

Designverktøy 

For å håndtere dagens store og komplekse designoppgaver er man nødt til å ta i bruk 

designverktøy. Verktøyet som benyttes i denne labben er Quartus II, et PC-basert 

designverktøy fra Altera, spesielt laget med tanke på Alteras egen familie med FPGA-brikker 

(slik som Cyclone II EP2C35 som finnes på utviklingskortet). 

Designverktøy i dag er mer enn avanserte tegneprogrammer. De kan blant annet simulere 

kretsens virkemåte, uten at vi trenger å koble den opp fysisk. Verktøyene kan også foreta 

syntese. Det vil si at vi skriver en formalisert spesifikasjon, og lar verktøyet “oversette” dette 

til en nettliste (vi må fortelle verktøyet hvilke komponenter det får lov til å bruke). En nettliste 

er en tekstfil som innholder komponentene kretsen består av samt sammenkoblingen mellom 

disse. 

Designverktøyets ”input” er ikke bare skjemategninger. Man kan også bruke maskinvarebeskrivende 

språk (Hardware Description Language - HDL). Eksempler på HDL er VHDL og 

Verilog. Quartus II håndterer begge disse språkene. En HDL-utskrift “ser ut som” et vanlig 

dataprogram, men det beskriver maskinvare. Skal man mestre HDL må man “tenke 

maskinvare”, og være klar over at det er forskjellig fra programmering. VHDL inngår i lab 4. 

Designmetodikk 

Grunnregelene i god designmetodikk er: 

• Skill spesifikasjon og implementering 

• Del opp i moduler 

Det er altså viktig å skille spesifikasjonsarbeidet fra implementeringen. Selv om det kan være 

fristende å starte med å implementere og dermed komme i gang, er det vanskelig å få oversikt 

og implementere en korrekt løsning uten først å ha gjennomført spesifikasjonen. 

Videre er det helt nødvendig å tenke hierarkisk og forstå oppdelingen i moduler for å klare å ha 

oversikt over større digitale systemer. 

Lab-arbeidsmåte 

Selvstendighet og egen hjelp 

Labben i dette faget er krevende, og det er begrenset mengde med stud.ass.’er tilgjengelig. 

Labheftet inneholder heller ikke alle detaljer, og noen skjermbilder kan avvike noe fra det hver 

gruppe får på sin egen skjerm. 

4


Det er derfor absolutt nødvendig å være godt forberedt før oppmøte på labben. Likeledes 

gjelder det å selv være aktiv til å løse problemer som måtte dukke opp, både gjennom å benytte 

hjelpefunksjonene i Quartus II, og ved å tilstrebe en forståelse av det som gjøres i labben, i 

motsetning til slavisk å følge opplegget uten å tenke så mye på hva man gjør. Å ta seg god tid 

til forståelse i begynnelsen betaler seg raskt tilbake senere i semesteret. 

Skulle det er være vanskelig å få fatt i en stud. ass., kan det være andre studenter som er villige 

til å hjelpe dersom man står fast. 

Forarbeid 

Før man møter på labben må man ha gjennomført et forarbeid. Dette varierer fra lab til lab, 

men går i store trekk ut på å studere teori, sette seg inn i virkemåten til en eller flere kretser, 

tegne en eller flere kretser, og foreta utregninger. Dette gjøres både for å øve god 

designmetodikk, og for å kunne gjennomføre labben på en ryddig og god måte. Om man møter 

uforberedt på labben, vil man kanskje få modulen til å virke til slutt, etter mye prøving og 

feiling, og etter mange henvendelser til stud ass (men ikke innenfor den tilmålte tid). Alle 

utregninger og skjemategninger skal føres inn i en labprotokoll. 

Før man møter på labben bør man ha kjørt en “skrivebordtest” av de kretser man har tegnet. 

Det vil si å kjøre en “manuell simulering”. Man går kritisk gjennom designet og prøver å 

overbevise seg selv om at alt er riktig, slik at sannsynligheten for overraskelser på et senere 

tidspunkt reduseres til et minimum. 

På labben skal man implementere og teste designet. Det vil si å tegne kretsen inn i en 

skjemaeditor, simulere, laste ned i FPGA’en, og teste. Man skal altså ikke utføre design på 

labben. Når man tester, må man huske at det er spesifikasjonen som er fasiten. Derfor: 

• Bring modulens oppførsel i samsvar med de spesifikasjonene dere har bestemt. 

• Ikke bring spesifikasjonen i samsvar med hvordan dere ser at modulen oppfører 

seg. 

it’s learning 

Tilleggsinformasjon om labbene vil være tilgjengelig på kursets side på it’s learning. Det er 

link til it’s learning fra https://innsida.ntnu.no 

Arbeidsgang på labben 

Begynn alltid med: 

• Sett deg ved en PC, og les labinfoen på it’s learning. 

• Ta frem forarbeidet, og gjennomfør labben ihht. labheftet. 

• Bruk labprotokollen din aktivt. 

Lab-rapportering 

Hver gruppe skal skrive rapport på en av labbene. Hvilken lab som skal rapporteres oppgis 

senere. Hvordan rapporten skal skrives er gitt i vedlegget om rapportskriving. 

Man må ta vare på dokumentasjonen underveis. En enkel måte å gjøre det på, er: 

• Ta vare på alt forarbeidet til hver lab, ved å føre dette i labprotokoll. 

• Ta vare på de aktuelle skjermbildene på hver LAB (skjemategning, 

simuleringsresultater, osv), og lim (Paste) dette inn i Word eller Paint. 

• Bruk kopier og lim (Copy and Paste) funksjonene for å ta aktuell tekst inn i Word 

(HDL-kode osv). 

5


• Ta vare på de elektroniske versjoner av dokumentene. Skriv dem ut og lim dem inn i 

labprotokollen når dere har en skriver tilgjengelig (finnes ikke på labben). Sett av plass 

i protokollen til å gjøre dette. 

Å ta et skjermbilde gjøres på følgende måte: 

• Det ønskede vindu må være aktivt. 

• Trykk ALT + Print Screen (Print Screen er en egen tast, Print Scrn på noen tastatur). 

• Gå inn i Word (eller et annet program) og trykk Paste. 

På denne måten blir man uavhengig av Quartus II når man skal skrive rapport. 

Pass spesielt på at det som presenteres for stud.ass. på labben blir tatt vare på, og satt inn i 

labprotokollen. 

I dette labheftet er en rekke oppgaver markert med . Løsningene på disse oppgavene skal 

også angis i labprotokollen. 

Merk: Dersom dere får mange filer, kan det være en fordel av samle dem i en zip-fil. Dette vil 

i mange tilfeller også redusere størrelsen på filene en del. 

Verktøyet som brukes på labben er tilgjengelig 

Designverktøyet som brukes på labben (Quartus II) kan dere bruke så lenge dere har adgang til 

labben (og den ikke er i bruk eller er reservert av andre). Mye av jobben på labben går ut på å 

arbeide med dette designverktøyet, spesielt simulatoren. Om dere ikke blir ferdig, eller om dere 

synes labben er meget interessant, kan dere dersom labben er åpen, bruke dette verktøyet. Merk 

at veiledning og tilgang på utviklingskortet kun skjer på de oppsatte lab-tider. 

Designverktøyet som ligger på lab-PCene er en lisensbasert fullversjon av programvaren. Det 

er imidlertid også mulig å laste ned en gratis web-versjon av programvaren som man kan ha på 

sin private PC. For det som skal gjøres på denne labben er web-versjonen tilstrekkelig. En 

lenke til web-versjonen finner dere på fagets side på it’s learning. 

Ta vare på filene etter hver LAB 

For å ta vare på ønskede filer etter et prosjekt, kan man gjøre et av følgende: 

• Bruke minnepinne (eventuelt etter at filene er zip'et, se lab 2 for et eksempel). 

• Bruke ftp. 

• Koble opp mot brukerområdet på stud: 

o Velg “Map Network Drive” fra hurtigmenyen til ”My Computer”. 

o Sett Path til: \\sambastud.stud.ntnu.no\brukernavn 

o Sett Connect As til: brukernavn 

o Velg Ok 

o Det kommer opp spørsmål om brukernavn/passord. 

o La brukernavn være, og skriv inn passord for stud. 

Merk: Ikke ha filene liggende på minnepinne eller nettverk mens dere gjør labbarbeidet. Da 

blir aksesseringen av filene for langsom. 

Filer man har lagret på PCens hardisk skal slettes når man er ferdig med labben og har tatt vare 

på det en trenger. PCene vil dessuten jevnlig bli ryddet, så man kan ikke regne med å finne 

igjen filene sine der neste gang man kommer på labben. 

6

1 Absoluttverdikrets – portkretser TFE4105: Lab høst 2009 

1 Absoluttverdikrets – portkretser 

Innledning 

Formål 

Dette er en innføringslab. Den vil bestå av digitalteknikk, men i motsetning til de senere 

labbene, vil denne labben gå litt mer fysisk til verks. Det lages en absoluttverdikrets ved hjelp 

av kombinatoriske portkretser, som skal testes i praksis. Teorien i denne og neste digitallab vil 

være ganske like, siden det i begge labbene skal designes en absoluttverdikrets. 

Hensikt 

• Lære hvordan en absoluttverdikrets kan bygges opp 

• Danne en forståelse for digitalteknikk med fysiske portkretser 

Bakgrunn 

• Kapittel 2.5, 2.6 og 5.1 i Daniel Gajski ”Priniciples of digital design” (første del av 

læreboka). 

• Notat om negative tall. Se under Lab på it’s learning. 

Hva som skal gjøres 

Det skal lages en matematisk krets ved hjelp av kombinatoriske port-kretser. Den matematiske 

funksjonen regner absoluttverdien av et binært toerkomplement tall, og viser tallet på et 7segment 

display. 

Kretsbeskrivelse 

Teori 

Matematisk er det enkelt å ta absoluttverdien av et tall. Med vanlig tallnotasjon setter man bare 

fortegnet til tallet til pluss, uavhengig av hva det var fra før. En slik metode kan også benyttes 

dersom tallet er på fortegn-tallverdi form. For tall på toerkomplement form blir operasjonen 

mer komplisert. Vi vet at å bytte fortegn til et tall skrevet med toerkomplement kan gjøres med 

først invertere alle bitene i tallet og deretter legge til en. Hvis vi tar en krets som gjør dette har 

vi nesten en absoluttverdikrets for tall representert på toerkomplement form. Den vil gi rett 

svar hvis verdien på inngangen er negativ, men er den positiv vil resultatet på utgangen være 

en negativ verdi. For å løse dette må positive tall detekteres og slippes uforandret igjennom. Å 

avgjøre om et tall er positivt er en enkel operasjon. Som i fortegn-tallverdi form angir det mest 

signifikante bitet om tallet er positivt eller negativt. Dette bitet kalles fortegnsbit: 

• 0 -> tallet er positivt 

• 1 -> tallet er negativt 

Altså, er fortegnsbitet null må kretsen deaktiveres og slippe tallet uforandret igjennom. Kretsen 

må derfor kunne deaktiveres og aktiveres ved behov. Ved å legge til en aktiv høy styreinngang 

for dette ser vi at fortegnsbitet kan benyttes direkte til å styre toerkomplement kretsen. Ved å 

hardkoble styreinngangen til fortegnsbitet på inngangen vil resultatet bli en absoluttverdikrets. 

For å lage en absoluttverdikrets må vi altså designe en krets som beregner toerkomplement. Å 

ta toerkomplement er som beskrevet tidligere en todelt operasjon og designet kan derfor lett 

deles inn i to kretser, se Figur 1-1. KRETS_1 inverterer bitene, mens KRETS_2 adderer 1. 

7


Merk at disse kretsene har en styreinngang, «ENABLE», som bestemmer om deres respektive 

operasjon skal gjennomføres eller om signalet bare skal slippes rett gjennom. 

Figur 1-1: ABS-krets 

Figur 1-2 viser sammenhengen mellom DI og DO, med DI som en sinus. 

DI [ 3 : 0 ] 

TID 

8 

DO[3:0] 

0111 

(Max absoluttverdi) 

Figur 1-2: Inn- (DI) og utgangssignal (DO) dersom inngangssignalet er en sinus 

Ripple Carry adderer 

La oss se litt på teorien bak addisjonen som skal utføres av KRETS_2. Som beskrevet i Gajski, 

kap. 5.1, blir en adderer realisert ved å koble sammen flere like blokker som hver har en 

enklere funksjonalitet. Disse blokkene kalles fulladderere. Det er en fulladderer for hvert av 

bitene i inngangstallene som skal adderes. Hver fulladderer behandler et bit fra hvert av 

inngangstallene A og B, med samme signifikansnivå, og mentebitet fra signifikansnivået 

under. Av disse inngangene beregnes sum og mente (carry). 

An Bn Cn+1 FA 

Sn Cn a) Fulladderer symbol 

S n = A n ⊕ B n ⊕ C n 

c) Sum-bit, funksjon 

Figur 1-3: En-bits fulladderer 

TID 

An Bn Cn Sn Cn+1 

0 0 0 0 0 

0 0 1 1 0 

0 1 0 1 0 

0 1 1 0 1 

1 0 0 1 0 

1 0 1 0 1 

1 1 0 0 1 

1 1 1 1 1 

b) Funksjonstabell 

Cn+1 = An 

⋅ Bn 

+ An 

⋅C 

n + Bn 

⋅C 

d) Mentebit, funksjon 

n


A3 B3 A2 B2 A1 B1 A0 B0 C4 FA C3 C3 FA C2 C2 FA C1 C1 FA C0 S 3 

S 2 

A[3210] B[3210] 

9 

S[43210] 

Figur 1-4: Fire-bits ripple carry adderer 

Modifisert Ripple Carry adderer 

Addereren som benyttes i labben er litt spesiell, og trenger ikke samme funksjonalitet som en 

generell adderer. Det som er spesielt med labben er at det ene tallet (B) alltid er 1 (0001BIN). 

Det medfører at noen endringer og forenklinger kan gjøres (se Figur 1-5). 

• De tre mest signifikante bit i B, som alltid er ”0”, kan fjernes fra funksjonen, uten at 

resultatet blir endret. 

• C-inngangen for den minst signifikante fulladdereren er alltid ”0”. Dette bidrar heller 

ikke, så den kan også fjernes. 

Det vi sitter igjen med etter disse forenklingene er fire fulladdererkretser med en av 

inngangene fjernet. Siden alle inngangene på en adderer er likeverdige (Se Figur 1-3 c) og d)), 

kan vi fjerne C-inngangen i stedet for B-inngangen. En fulladderer uten c-inngang kalles 

halvadderer. 

En annen spesiell ting med addereren i denne labben er at den må ha en inngang som styrer om 

kretsen skal slippe tallet, A, uforandret igjennom eller ikke. Vi kan gjøre følgende betraktning; 

å slippe tallet uforandret gjennom er det samme som å legge til null. Ved å kalle 

styreinngangen «ENABLE» og sette den til aktiv høy så vil følgende gi ønsket funksjonalitet: 

S = A + ENABLE 

Er «ENABLE» null så legger den til null, med andre ord slippes A uforandret igjennom. Er 

«ENABLE» en så legger den til en. Styresignalet kan dermed legges inn på det minst 

signifikante bitet til B, og resultatet er kretsen vist i Figur 1-5. 

Hardware 

På labben skal det brukes et eget labkort. Kortet innholder følgende komponenter: 

• 2 Sjusegment display med driverkretser 

• 2 Lysdioder med drivertransistor 

• 3 Logikk IC-kretser 

• 1 Spenningsregulatorkrets 

• 1 fire-bits giver (stiftlist med kortslutningsbøyler). 

S 1 

S 0 

'0'


Labkortet har 32 tilkoblinger, og dets funksjonalitet bestemmes av hvordan tilkoblingene blir 

koblet sammen. 

S3 

S2 

A[3210] 

A3 B3 

A2 B2 

A1 B1 

A0 B0 

C4 HA 

C3 HA 

C2 HA 

C1 HA 

10 

S[43210] 

Figur 1-5: Modifisert Ripple Carry adderer 

S1 

Figur 1-6: Lab-kort 

Grensesnitt 

Figur 1-7 viser grensesnittet på ABS-kretsen, som er målet for labben. Inkludert i figuren er 

også to sjusegment, et for inngangssignalet og et for utgangssignalet fra kretsen. 

Figur 1-7: ABS-krets 

ENABLE 

S0


Forarbeid 

Oppgave 1 

Les kapittel 2.5, 2.6 og 5.1 i Gajski 

Les introduksjonskapitlet foran i labheftet og hele teoridelen til denne labben. 

Les notat om negative tall. (se lab-info på it’s learning) 

Sørg for å føre en ryddig labprotokoll. Alle resultater fra forarbeide og labarbeide skal føres i 

denne. For tabeller og figurer som er oppgitt nedenfor, og som skal fylles ut, er det akseptabelt 

å referere til disse i labprotokollen. Da blir imidlertid labheftet å regne som et vedlegg til 

labprotokollen og må behandles deretter. Det beste er derfor å overføre tabeller og firgurer til 

labprotokollen. 

Oppgave 2 

KRETS_1 skal invertere alle bitene i DI, dersom ENABLE (styreinngangen) er ’1’. 

4 

1 

11 

KRETS_1 4 

DI 1 

EN 1 

DO 1 

Figur 1-8: KRETS_1 

Lag KRETS_1 som spesifisert nedenfor, og kontroller virkemåten ved hjelp av en 

funksjonstabell. 

Tabell 1-1: KRETS_1 Spesifikasjon 

Navn Antall bit Retning Verdi Betydning 

DI1 4 Inn Data 

DO1 4 Ut Data 

EN1 1 Inn Kontrollbit: 

0 DO1 = DI1 

1 DO1 = ~DI1 

~DI betyr at alle bit’ene i DI inverteres (~ er en ”tilde”) 

Dette er en krets som inverterer alle bitene dersom EN1 er satt. 

Tips: Studer sannhetstabellen til en XOR-port. 

Oppgave 3 

KRETS_2 skal addere et 4-bits binærtall (A), med tallet 0001BIN (B). 

Ta utgangspunkt i funksjonene for Sum og Carry ut (Sn og Cn+1) for en fulladderer (Se 

side 8). Gitt at Cn er 0: Forenkle uttrykkene. 

Fyll ut funksjonstabellen for halvaddereren, Tabell 1-2. 

Oppgave 4 

Hvor mange tallkombinasjoner får man med et fire-bits binærtall? 

Hvilke desimaltall kan man representere på toerkomplement form med fire bit (positive 

og negative)?


1 

1 

Halv-adderer 

A 

Carry 

B Sum 

Figur 1-9: Halv-adderer 

1 

1 

Tabell 1-2: Halv-adderer funksjonstabell 

12 

A B Sum Carry 

0 0 

0 1 

1 0 

1 1 

Oppgave 5 

Tabell 1-3 viser funksjonstabellen for absoluttkretsen. Første kolonne viser forskjellige 

kombinasjoner av et 4-bits binærtall. De neste to kolonnene viser henholdsvis: 

• Heksadesimal verdi av binærtallet 

• Desimalverdi av binærtallet, når binærtallet er tolket som toerkomplement 

De siste to kolonnene viser absoluttverdien av binærtallet, når binærtallet er tolket som et 

toerkomplement tall. Bare to av radene i tabellen er fylt ut. Fyll ut resten av tabellen for tallene 

funnet i Tabell 1-3. 

Tabell 1-3: Funksjonstabell absoluttkrets 

Binær Heksadesimal Desimal Binær (abs) 

Heksadesimal 

(abs) 

0111 0x7 7 0111 0x7 

1111 0xF -1 0001 0x1 

Oppgave 6 

Figur 1-10 viser noen av komponentene på labkortet. Til venstre er en 2x4 stiftlist. Denne 

brukes til å gi ’1’ eller ’0’ på terminalene 27 – 30. Når et stiftpar er koblet sammen, vil den 

respektive terminalen være ’1’. Ellers er den ’0’. Til høyre er vist en OG-port og en 

EKSKLUSIV ELLER-port (XOR). Disse skal kobles sammen slik at de gir funksjonaliteten til 

en halvaddererkrets. Helt til høyre er to lysdioder, som lyser hvis henholdsvis CARRY- eller 

SUM-utgangene er ’1’.


Figur 1-10: Komponenter i halvadderer 

Tegn inn de nødvendige koblingene i Figur 1-10, slik at: 

• OG- og XOR-portene utgjør en halvaddererkrets med to innganger, A og B. 

• Terminalene 27 og 28 kobles henholdsvis til halvaddererens A- og B-innganger. 

Oppgave 7 

Figur 1-11 viser alle modulene på labkortet. Det inneholder alle portkretsene som trengs for å 

lage en fire-bits absoluttverdikrets. I hver av HA0 - HA3 finner dere en OG- og en XOR-port 

som vist i Figur 1-10. I HA0 finnes dessuten de to lysdiodene. Dette er et eksempel på 

modulbasert design der detaljene i Figur 1-10 er skjult i Figur 1-11. Numrene på enden av 

linjene henviser til terminalene på rute-modulen, som skal brukes på labben. 

Tegn inn de nødvendige forbindelsene for å oppnå følgende moduler: 

• En 4-bits invertererkrets som har en styreinngang 

• En 4-bits ”addér med 1”-krets med styreinngang. 

Legg merke til at HA0 har fire innganger. Det skyldes at denne halvaddereren ikke 

er ”ferdigkoblet”. Koblingen fra Oppgave 6 utgjør en halvadderer. Bruk den. 

Tegn inn de nødvendige forbindelsene for å koble modulene sammen, slik at de utgjør 

en absoluttverdikrets. 

Hvor skal de to styreinngangene på den 4-bits inverterkretsen, og den 4-bits ”addér med 

1”-kretsen kobles slik at alle positive tall slipper uendret gjennom kretsen, mens alle 

negative tall blir gjort positive? 

XOR3, og følgelig også HA3 er egentlig overflødig. Hvorfor? 

Terminalene 27 – 30 gir et fire-bits toerkomplement tall som skal kobles til inngangen på 

absoluttverdikretsen. 

Forbind terminalene 27 – 30 til inngangen på absoluttverdikretsen. 

13


Figur 1-11: Absoluttkrets, moduler 

Oppgave 8 

Kritisk sti angir den lengste veien et signal teoretisk må forplante seg gjennom en krets. Merk 

at lengden måles i tid. Med en sti menes en serie med porter som et signal på en inngang må 

forplante seg gjennom før det vil påvirke en utgang. I rene kombinatoriske kretser vil hver 

utgang ha minst en sti som hver fører tilbake til minst en inngang. Figur 1-12 viser en svært 

enkel krets der vi kan plukke ut tre stier. 

a) 

Figur 1-12: Enkel kombinatorisk krets (a) med tilhørende stier (b). 

For enkelhets skyld så settes tidsforsinkelsen gjennom hver av disse portene til 1 både for 

transisjon fra høy til lav og fra lav til høy (disse kan også være forskjellige). Stien fra B til Q 

har da en lengde på 2 i likhet med stien fra C til Q. Stien fra A til Q har bare en port og 

tidsforsinkelsen på den er dermed 1. Kritisk sti er da fra B eller C til Q. 

For virkelige porter opererer vi med forsinkelse i et antall piko- eller nanosekund. Det er vanlig 

å oppgi en typisk verdi for forsinkelsen gjennom en port, samt en maksimalverdi (og noen 

ganger en minimalverdi). Hvilken verdi en gitt port har påvirkes av hvor ”heldig” man var da 

14 

b)


den ble produsert på fabrikken. Noen porter er langsomme, andre er raske. I et kretsdesign 

påvirkes dette dessuten av hvor stor kapasitiv last det er på utgangen av en port. Dess større 

kapasitans, dess langsommere endres utgangen av porten. Det tar dermed lengre tid før man 

registrerer en endring. Temperaturen til porten på et gitt tidspunkt spiller også inn. 

For å måle tidsforsinkelsen langs kritisk sti så må inngangene gå fra et bestemt påtrykk 

(inngangsverdi) til et annet bestemt påtrykk og dette må resultere i en endring av verdi på 

utgangen. Skal tidsforsinkelsen måles uten å vite noe annet om kretsen enn at den ikke 

inneholder minneelementer må tidsforsinkelsen måles på alle utgangene mens inngangene 

skifter fra alle mulige kombinasjoner til alle mulige kombinasjoner. Antall tester blir da: 

2 n (2 n – 1) 

hvor n er antall innganger. Selv for denne enkle kretsen blir dette 8*7 = 56 forskjellige tester. 

Derimot, ved å analysere kretsen er det mulig å gjøre følgende betraktninger: 

• A må være høy (ellers er Q høy uansett hva som påtrykkes B og C). 

• B og C er likeverdige. 

• Om Q går fra høy til lav eller fra lav til høy gir det samme forsinkelse. 

Vi ser da at tidsforsinkelsen langs kritisk sti kan måles ved for eksempel først å sette A, B og C 

høy. Q vil da bli høy. Deretter lar vi C gå lav og måler tiden det tar før Q går lav. 

Kritisk sti gjennom absoluttverdikretsen vil være den stien som vil gå gjennom flest 

porter. Finn kritisk sti. Husk at halvaddererene også inneholder porter. 

Det er kun én kombinasjon av påtrykk som vil resultere i at kritisk sti vil gjøre seg 

gjeldene. Finn disse to påtrykkene. Hint, kun en av de fire inngangssignalene vil endre 

verdi mellom de to påtrykkene. 

I Vedlegg: Portkretser på side 92, finnes forplantningsforsinkelse (tPHL og tPLH) og stige-/falltid 

(tTLH og tTHL) for XOR- og AND-portkretser (henholdsvis CD4030 og CD4081). 

Bruk typiske verdier for forplantningsforsinkelsen, tPHL og tPLH, og finn tidsforsinkelsen 

langs kritisk sti i absoluttverdikretsen. VDD = 5V. 

Finn også tidsforsinkelsen langs kritisk sti dersom max-verdier benyttes. Som vi ser kan 

det være store forskjeller fra krets til krets. 

• I Figur 1-11 angir numrene på linjene, terminalene linjene går til, og parentesene 

hvilken portkrets, og pinne de respektive linjene går inn/ut av. 

Hvilken terminal er inngangen til kritisk sti? 

Hvilken pinne på hvilken portkrets er utgangen fra kritisk sti? 

Hva er stige- og falltid for de to typene portkretser? 

Databladene for de to portkretsene inneholder også et sett grafer. Hva sier disse 

om forplantningsforsinkelsene og stige- og falltidene? 

15


Lab arbeid 

Det er veldig viktig at spenningskilden blir 

koblet riktig til kretskortet 

• Terminal 31: +7V 

• Terminal 32: Jord (0V) 

Pass på at kortet plasseres riktig vei 

Terminalnumrene fra kretstegningene svarer til numrene på veroboardsokkelen. Det kommer 

til å bli mange ledninger. Benytt derfor korte ledninger så langt som mulig for koblinger internt 

på sokkelen. 

Sjekk it’s learning for eventuelle nye beskjeder om labben. 

Fase 1: Halvadderer 

• Koble opp kretsen fra Oppgave 6. 

• Koble til spenningsforsyning, +7V til terminal 31, og jord til terminal 32. 

• Pass på at ampere-begrenseren (den nederste justeringen på spenningskilden) er satt til 

maks ampere. 

• Bruk de to nederste stiftlistparene på S1 til å gi påtrykk til koblingen. 

Kontroller at halvaddereren fungerer riktig i henhold til Tabell 1-2. Utgangene 

styrer, som oppgitt i forarbeidet, hver sin lysdiode merket CARRY0 og SUM0. 

Fase 2: Absoluttverdikrets 

• Koble opp kretsen fra Oppgave 7. 

Kontroller at absoluttverdikretsen fungerer riktig i henhold til Tabell 1-3. Bruk 

stiftlistparene 0 til 3 for å gi påtrykk til kretsen. Syvsegmentdisplayene viser den 

heksadesimale representasjonen av inn- og utgangsverdiene. Tabellen må benyttes for å 

finne hva disse tallene representerer i toerkomplement, for eksempel at F betyr -1. Merk 

også at det er lett å forveksle tallene 6 og B på syvsegmentet. 

Fjern alle kortslutningsbøylene fra stiftlistparene. Kortslutningsbøylene skal festet på 

kortet ved laboratorieøvingens slutt, sørg derfor for at de ikke rotes vekk 

Fase 3: Standard oppsett av oscilloskopet og justering av probe 

For å ha et utgangspunkt når en skal gjøre målinger med skopet, bør det innstilles til et 

standard utgangspunkt. I tillegg må probene (målepinnene) tilkoblet skopet justeres. 

Fra nå av vil knapper på skopet merkes med STORE bokstaver, og valg i menyene med kursiv. 

Menyene på skopet dukker opp på høyre kant på skjermen når de aktuelle menyene er valgt. 

• Koble oscilloskopet til strømnettet, og skru det på. Vent til det har startet opp. 

• Trykk DEFAULT SETUP. Oscilloscopet vil nå kun vise kanal 1 (CH1), med gult. 

Standardinnstillingene for spenningsoppløsning (V/DIV) for CH1 er 1V, og 

tidsoppløsning (SEC/DIV) er 500µs. Det vil si at en rute på skjermen i vannrett retning 

tilsvarer 500µs (se midt på skjermen under), og en rute i loddrett retning tilsvarer 1V 

(se til venstre på skjermen under). Dette vil med andre ord si; hvis en måler en sinus 

med frekvensen 1kHz, og amplitude 1V topp-til-bunn (p-p), vil bildet se ut som Figur 

1-13. Avstanden fra topp til bunn er 1 rute, som tilsvarer 1V. Avstanden fra en topp til 

16


neste topp er to ruter, som tilsvarer 500µs·2=1ms. Frekvensen er da 1/1ms=1kHz. 

MERK: Legg merke til informasjonen om tids- og spenningsoppløsning på skjermen 

under skopbildet. CH1 1.00V og M 500µs. De angir, som nevnt over, spenning pr rute 

og tid pr rute, og er avgjørende for å tolke målingen, når det gjelder amplitude og 

frekvens. 

Figur 1-13: DEFAULT SETUP 

• Koble en probe til kanal 2 på oscilloskopet. 

• Påse at proben er satt i X10 posisjon (knapp på proben). 

• Koble proben (og jordledningen på proben) til det øverste (og nederste) 

tilkoblingspunkt merket PROBE COMP på oscilloskopet. 

• Trykk PROBE CHECK 

• Hvis det etter en liten stund, står ”Probe check on CH2 PASSED” nederst i venstre 

hjørne, er proben riktig justert. I så fall skal den ikke justeres. Hvis ikke, bruk en liten 

skrutrekker, og skru forsiktig på skruen på proben, til firkantpulsen er helt flat på topp 

og bunn (Figur 1-14). 

• Koble fra CH2. 

Figur 1-14: Kalibrering av probe 

Senere i labben skal dere lagre enkelte av skopbildene på PCen. Se fremgangsmåte på it’s 

learning for dette. 

Fase 4: Innstilling og kontrollering av signalgenerator 

• Koble signalgenerator til oscilloskopets kanal 1 (CH1), med en BNC-BNC kabel, og 

still den inn med følgende parametere: 

o Firkantpuls 

o 5V peak-to-peak (topp-bunn) 

o 2,5V offset (signalet vil da veksle mellom 0V og 5V) 

o 100kHz 

17


• Etter at man setter oscilloskopet i standard innstilling (DEFAULT SETUP) vil det 

forvente at prober med 10X demping kobles til. Siden BNC-kabelen ikke har demping, 

må oscilloskopet stilles inn på 1X forsterking for kanal 1: 

o Trykk CH1 MENU 

o Trykk Probe i menyen, gjentatte ganger til det står 1X. 

• Kontroller med oscilloskopet at signalgeneratoren gir ut riktig signalspenning og 

-frekvens: 

o Trykk AUTO SET (CH2 skal være frakoblet PROBE COMP). Skopet vil 

automatisk endre tid og spenningsinnstillingene slik at signalet fra generatoren 

blir vist fornuftig på skjermen (Figur 1-15). 

Dobbeltsjekk at Pk-Pk ikke er større enn 5V, og at Mean er 2.5V, og juster 

generatoren om nødvendig. 

o Prøv også å kontrollere ”manuelt” at signalet er riktig. 

Hvor mange ruter høyt er signalet, og hvor mange volt tilsvarer det? 

Hvor mange ruter bredt er en periode i signalet, og hvilken frekvens tilsvarer 

det? 

Hvor høyt er signalet plassert i forhold til 0V? (Den gule pila, merket 1 til 

venstre i bildet angir 0V for CH1. Signalet skal altså ”ligge oppå” denne pila.) 

o Hvis generatoren må justeres kan det hende dere må trykke AUTO SET igjen, 

for å ”finne igjen” signalet. 

Figur 1-15: Kontroll av signal fra signalgenerator 

• Når signalgeneratoren er riktig justert, kan dere eksperimentere litt med knappene; 

SEC/DIV og VOLTS/DIV for CH1. 

Hva skjer med signalet på skjermen, når dere justerer de to? 

• Prøv også å justere LEVEL i TRIGGER-avdelingen. 

Hva skjer dersom den lille pila, til høyre i bildet, kommer over eller under 

signalet? 

Fase 5: Forplantningsforsinkelse 

• Generatorsignalet skal nå kobles både til oscilloskopet, og labkortet. Bruk et BNC Tledd 

til å splitte generatorutgangen i to utganger. 

• Sjekk igjen at CH1 på oscilloskopet er stilt inn på 1X forsterkning. Dersom den står på 

X10 vil oscilloskopet vise at dere har 5V p-p, men i virkeligheten er det 500mV p-p. 

• Pass på at ingen av kortslutningsbøylene er koblet på stiftlisten. 

• Koble en BNC-bananplugg-kabel fra generatoren, inn på kritisk sti, funnet i Oppgave 8. 

Den røde pluggen skal inn på inngangen til kritisk sti, og den svarte skal til jord 

(terminal 32). Signalgeneratoren skal altså ikke kobles til terminal 31. 

Spenningsforsyningen skal fortsatt være tilkoblet der. 

18


• Det skal nå måles forplantningsforsinkelse gjennom kretsen langs kritisk sti. 

o Bruk proben koblet til CH2 på oscilloskopet til å måle utgangssignalet fra 

kritisk sti. Mål direkte på portkretsen funnet i Oppgave 8. Figur 1-16 viser 

pinneplasseringene på portkretsene. For å unngå støy i målingen må 

instrumenter og kretser ha felles jord. Koble jordingsledningen på proben til 

terminal 32. Forplantningsforsinkelse er tiden fra inngangen har steget/falt til 50 

prosent av maks spenning, til utgangen stiger/faller til 50 prosent av maks 

spenning, som vist i Figur 1-17. 

Figur 1-16: Pinneplassering på portkretsene 

Figur 1-17: Forplantningsforsinkelse 

o Trykk AUTO SET, slik at både CH1- og CH2-signalet vises på skjermen. 

o Bruk SEC/DIV-knappen til å forstørre (strekke ut) signalene, og 

◄POSITION► til å flytte signalene sideveis. Prøv å fokusere på området fra 

CH1 (gult) har positiv flanke, til påfølgende flanke på CH2 (cyan). 

Når dere har et OK skopbilde, trykk RUN/STOP, for å fryse bildet. Les av 

forplantningsforsinkelsen. Hint: t = antall ruter · tid pr rute (Se ”Standard 

oppsett av oscilloskopet og justering av probe” for detaljer rundt måling med 

oscilloskop.) Trykk RUN/STOP igjen. 

Sjekk resultatet mot forarbeidet og kommenter et eventuelt avvik ut fra 

informasjonen i databladene. Ligger den målte forsinkelsen nærmest beregnet 

typisk eller beregnet maks forsinkelse? Kanskje den ligger over maks? 

Kommenter. 

Fase 6: Stige-/falltid 

Figur 1-18 viser hvordan stige- og falltiden blir avlest. Stigetiden er tiden det tar for utgangen å 

stige fra 10 % til 90 % av hele stigningen. Falltiden er tilsvarende, tiden det tar for utgangen å 

falle fra 90 % til 10 % av hele fallet. 

• Fjern kabelen mellom skopet og signalgeneratoren. 

• Om dere ikke allerede er i AUTOSET menyen, trykk AUTO SET (mens dere måler 

utgangen av kritisk sti med proben). 

• Trykk den tredje menyknappen (bilde av stigende flanke) 

Les av Rise Time fra skjermen. Prøv også å kontrollere manuelt at dette stemmer ved å 

telle ruter. 

Følg samme prosedyre for falltid. 

19

ABSOLUTTVERDIKRETS FPGA

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?