Nederland proeftuin voor slim verkeer

Het Desyreproject
gaat uit
van standaard
componenten.
Een klein foutvrij
gedeelte kan deze
herconfigureren
als er problemen
ontstaan.
Technieuws
Industrieën als de lucht- en ruimtevaart,
de automotivesector en het medische
segment kunnen zich geen fouten in
hun systemen veroorloven. Met de almaar
krimpende chipstructuren neemt de onbetrouwbaarheid
van IC’s echter alleen maar
toe. Daarom blijven deze industrieën vaak
op de oudere procesnodes steken, ten koste
van de enorme rekenkracht die schaling met
zich meebrengt. Of ze bouwen redundantie
in – soms worden hele subsystemen dubbel
of driedubbel uitgevoerd. Dat kost weer extra
energie, chipoppervlak en vooral geld,
waarmee de voordelen van schaling gedeeltelijk
teniet worden gedaan.
Tijd dus om hier nog eens goed over na
te denken, vindt een consortium van acht
Europese partners onder leiding van de
Zweedse Chalmers University. Vanuit Nederland
doen het Twentse Recore Systems
mee en Neurasmus, een R&D-bedrijf van
het Rotterdamse Erasmus MC dat zich richt
op het ontwikkelen en valoriseren van hightech
toepassingen voor neurologisch onderzoek.
Het doel van het Zevende Kaderproject
Desyre (On-Demand System Reliability,
budget: 2,8 miljoen euro, duur: 36 maanden)
is om betere technieken te ontwikkelen voor
het beheer van fouten op een chip. ‘Dat moet
natuurlijk minder overhead opleveren dan
de prestatiewinst van de schaling’, vertelt
Christos Strydis van Neurasmus. Concreet is
de ambitie van Desyre om de prestatieoverhead
van de fouttolerantietechnieken met
tien tot twintig procent terug te dringen en
de yield van het fabricageproces met tien tot
veertig procent te verbeteren.
Het uitgangspunt van Desyre is om te
accepteren dat chipcomponenten onbetrouwbaar
zijn, maar hiervoor runtime te
compenseren. Dat kan op verschillende ni-
IC-ontwerp
veaus, van transistor tot aan systeem. ‘We
kunnen natuurlijk niet alles bekijken, maar
we willen op een aantal niveaus een aantal
scenario’s uitwerken’, legt Strydis uit.
Bovendien wil het consortium werken aan
het concept van graceful degradation als het
compenseren voor de fouten echt niet meer
haalbaar blijkt. ‘Dat heb je bijvoorbeeld bij
een pacemaker’, licht Strydis toe. ‘Die heeft
een geavanceerde DSP om zich aan te passen
aan het gedrag van de gebruiker. Mocht
dat subsysteem falen, dan is er nog altijd
een fall back-systeem dat een simpele puls
genereert op een vaste frequentie.’
Kleine schaal
In de beoogde architectuur bestaat een Desyre-Soc
uit een aantal coarse-grain herprogrammeerbare
cores die via een netwerk-opchip
met elkaar in verbinding staan. Alleen
een klein hoekje is gegarandeerd foutvrij,
want dit stukje huisvest de runtime software
die continu de gezondheid van de onderdelen
monitort. Als een van de cores faalt, kan een
deel van de taken tijdelijk of permanent naar
een andere core worden verhuisd. ‘Maar dat
is maar een deel van het verhaal’, zegt Strydis.
‘Op een lager niveau zou je problemen
binnen een core zelf kunnen oplossen. Een
ALU kan bijvoorbeeld een berekening twee
keer uitvoeren en als blijkt dat er verschil
is de berekening overdragen aan een andere
ALU. En cores kunnen misschien ook zelf
fouten detecteren en zelf hun buren signaleren.
Dat zijn verschillende dingen waar we
naar willen kijken. We willen in ieder geval
een raamwerk maken waarin andere methodes
geïntegreerd kunnen worden.’
Er zal dus ook bij de Desyre-aanpak enige
mate van redundantie zijn, maar die wordt
slimmer en systematischer ingezet dan bij
Chip corrigeert
zichzelf
IC’s bestand maken tegen transistorfouten
gaat gepaard met een grote overhead.
Een Europees programma gaat
aan de slag met efficiëntere technieken
waarbij de chips zichzelf runtime kunnen
corrigeren. Twee biomedische IC’s
moeten de aanpak demonstreren.
Pieter Edelman
de klassieke methodes. ‘Bij deze schaling
heb je sowieso te maken met de power density-barrière
– dat je niet alle transistoren
tegelijk kunt gebruiken omdat de chip dan
zou smelten’, vertelt Strydis. Een voordeel
van de aanpak is bovendien dat het IC zich
ook exibel kan aanpassen voor heel andere
doeleinden, zoals bepaalde applicaties.
De partners willen hun aanpak demonstreren
in twee zeer verschillende scenario’s,
maar beide in het biomedische domein.
Overigens zullen ze alleen als prototype in
FPGA’s het levenslicht zien. De eerste toepassing
is voor een implanteerbare insulinepomp
die de glucoseconcentratie in het
bloed meet en daarop reageert. Een laag
energiegebruik en een zeer hoge betrouwbaarheid
zijn hier vanzelfsprekend.
De tweede toepassing draait juist om zeer
grote hoeveelheden parallelle rekenkracht:
een simulator voor (een klein deel van) de
kleine hersenen, een hersenstructuur die
de signalen tussen het brein en het lichaam
schakelt. Hersenonderzoekers, onder meer
in het Erasmus MC, denken dat ze de afgelopen
jaren aardige modellen hebben gebouwd
van de neuronen, de fundamentele
bouwblokken. Door het gigantische aantal
neuronen in de kleine hersenen valt dit tot
nu toe echter alleen op kleine schaal te simuleren.
Het Desyre-project wil zijn raamwerk
inzetten om dit substantieel op te schalen en
de werking van onze hersenen wat verder te
doorgronden. De modellen vormen vooral
een interessante taak om aan te werken,
betrouwbaarheid is daarbij op dit moment
van minder belang, geeft Strydis toe. ‘Maar
het idee is toch ook wel dat dat het volgende
decennium of zo een medische toepassing
wordt voor mensen met hersenbeschadiging.
Dan moet het wel betrouwbaar zijn.’
3 | 21