Loginiai elementai

Loginiai elementai 

Pramoninė elektronika. 10 paskaita "Loginiai elementai" 

Loginiai elementai (angl. – digital gates; gates) – elektroninės schemos, realizuojančios elementarias logikos algebros 

funkcijas. 

Tas pačias logines funkcijas gali vykdyti skirtingų schemų loginiai elementai. Įvairios loginių elementų schemų 

atmainos skiriasi naudojama maitinimo šaltinio galia ir veikimo sparta, maitinimo įtampos dydžiu, aukštų ir žemų 

lygių įtampomis, atsparumu trikdžiams, kaina. 

Loginių elementų klasifikavimas 

Pagal valdančiuosius signalus skiriami impulsiniai ir potencialiniai loginiai elementai. Impulsinius elementus valdo 

trumpi įtampos arba srovės impulsai, potencialinius — įtampų lygiai (žema ir aukšta įtampa). 

Pagal loginio vieneto ir loginio nulio įtampas skiriami teigiamos ir neigiamos logikos elementai. Teigiamoje 

logikoje aukštas įtampos lygis atitinka vienetą, žemas — nulį, neigiamoje logikoje esti atvirkščiai. Tas pats loginis 

elementas teigiamos ir neigiamos logikos schemose vykdo skirtingas logines funkcijas: prisiminkime de Morgano 

teoremą, teigiančią, kad po loginių kintamųjų inversijos loginis elementas ARBA-NE vykdo loginę funkciją IR, o 

loginis elementas IR-NE — loginę funkciją ARBA. 

Pagal schemos elementus skiriami dvipolių ir vienpolių tranzistorių, tranzistorinės logikos (TL), diodinėstranzistorinės 

logikos (DTL) ir tranzistorinės-tranzistorinės logikos (TTL) loginiai elementai. 

Pagal loginio elemento schemą skiriami sujungtųjų kolektorių ir sujungtųjų emiterių schemų loginiai elementai bei 

loginiai elementai, kuriuose loginę funkciją vykdo schemos komponentai jos įėjime. 

Loginiai elementai taip pat klasifikuojami pagal vartojamą maitinimo šaltinio galią ir veikimo spartą. Šie du 

parametrai neatskiriami vienas nuo kito: vienam iš jų didėjant didėja ir kitas, ir atvirkščiai. Šį ryšį nesunku paaiškinti: 1 

didesnės srovės greičiau perkrauna parazitines talpas. 

Dvipolių tranzistorių loginiai elementai 

Dvipolio tranzistoriaus raktas 


Logines funkcijas gali vykdyti schemos su bet kokiais raktais — mechaniniais, elektromechaniniais arba elektroniniais. Elektroniniai 

raktai gaminami integrine technologija, todėl yra patikimi ir spartūs, mažos masės ir tūrio, vartoja mažą maitinimo šaltinio galią, yra 

pigūs. 

Elektroninį raktą sudaro valdančioji ir komutuojama grandinės, pastarąją raktas gali nutraukti arba sujungti. 

Reikalavimai elektroniniams raktams: 

• kuo didesnė atviro rakto ir kuo mažesnė uždaro rakto varžos; 

• didelė veikimo sparta; 

• valdančiosios ir komutuojamos grandinių atskyrimas; 

• atsparumas trikdžiams; 

• parametrų pastovumas. 

Dvipolių tranzistorių raktai yra spartesni už vienpolių tranzistorių raktus, jie pasižymi maža uždaro rakto varža, bet valdančioji grandinė 

(bazė-emiteris) ir komutuojama grandinė (kolektorius-emiteris) šiuose raktuose neatskirtos; šiuo požiūriu jie prastesni už vienpolių 

tranzistorių su izoliuotąja užtūra raktus. 

Paprasčiausias elektroninis raktas — varžinis stiprinimo laipsnis: 

I K 

+ E K 

E K 

R K 

R K A S 

U K = U IÐ 

VT 

R B 

U IN 

I B = I BS 

I B = 0 

A 

0 A 

UKS = U 0 UKA = U 1 E K 

I B = –I K0 

U K 

2

Aukštas rakto su dvipoliu tranzistoriumi išėjimo lygis U I ≈ E K 

(maitinimo įtampai). 


Žemas rakto su dvipoliu tranzistoriumi išėjimo lygis U 0 = 0,1 – 0,2 V (įtampos krytis įsotintame tranzistoriuje). 

Įtampos tarp soties režimu dirbančio tranzistoriaus elektrodų: 

p 

0.5 V 

+ 

+ 

0.7 V 

n 

– + 

– – 

n 

0.2 V 

Kiekviena rakto apkrova turi aktyviąją ir talpinę varžos dedamąsias: 

+ E K 

R K 

U K = U IÐ 

VT 

Rap 

Cap 

Dvipolio tranzistoriaus raktas sparčiau persijungia iš loginio 1 į 0 (nereikia perkrauti apkrovos talpos), perjungimas iš loginio 0 

į 1 trunka ilgiau (perkraunama apkrovos talpa ir didelė tranzistoriaus uždarymo trukmė). 

U 1 

U 

0→1 1→ 0 

U 0 

0 

t 

3 

TRTL — tiesioginių ryšių tranzistorinė logika 


TRTL (angl. DCTL — Direct Coupled Transistor Logic) — tai sujungtųjų kolektorių loginės schemos, kuriose keli tranzistoriai 

jungiami su bendra kolektoriaus apkrova. 

+ E K 

R K 

VT4 

F= A+ B+ C 

U IN1 

VT1 

U IN2 

VT2 

U IN3 

VT3 

U IÐ 

A B C 

VT5 

Tiesioginių ryšių tranzistorinės logikos privalumai: 

• Paprasta schema; ją sudaro tik dviejų tipų komponentai. 

• Tranzistorių daugiau negu rezistorių – puslaidininkinėje integrinėje TRTL schemoje tranzistoriai užima mažesnį kristalo plotą negu 

rezistoriai. 

• Schema sparti; kuo mažesnė rezistoriaus R K 

varža, tuo schema spartesnė. 

Trūkumai: 

• Daug tranzistorių – jų yra tiek, kiek ir loginių įėjimų, todėl vartojama didelė maitinimo šaltinio galia. 

• Nedidelis loginis šuolis (apytikriai 0,5 V) ir jo rezultatas – mažas atsparumas trikdžiams: trikdis, 0,5V viršijantis žemą loginio 

elemento išėjimo įtampos lygį, jau atidaro apkrovos tranzistorių. 

• Neapibrėžta apkrovų įėjimo srovė; dėl to, supainiojus loginius lygius, gali atsirasti loginė klaida. 

TRTL trūkumai yra esminiai ir jie lėmė, kad šiandien nagrinėtojo pavidalo TRTL netaikoma. Šių abiejų trūkumų neturi rezistorinių 

ryšių tranzistorinė logika. 

4

RRTL — rezistorinių ryšių tranzistorinė logika 


RRTL (angl. RCTL Resistor Coupled Transistor Logic) loginių elementų schemos nuo TRTL skiriasi tuo, kad į visų tranzistorių 

bazės grandines yra nuo-sekliai įjungti rezistoriai R b 

, kurių varža daug didesnė už tranzistoriaus įėjimo varžą: 

R 

B 

≫ r 

IN 

+E K 

R K 

U IN1 

R B VT1 

U IN2 

R B 

VT2 

A 

B 

Apkrauto RRTL loginio elemento išėjimo įtampa daug aukštesnė negu apkrauto TRTL elemento, nes RRTL elemente įtampa krinta ne 

tik atviroje pn sandūroje, bet ir daug didesnės varžos rezistoriuje R B. 

Rezistorinių ryšių tranzistorinės logikos privalumai: 

• Aukštas išėjimo įtampos lygis (varžos R B 

įtaka). 

• Nėra apkraunančių tranzistorių įėjimo srovių neapibrėžtumo (varžos R B 

įtaka). 

Trūkumai: 

• Schemoje daugiau elementų, ypač daug rezistorių, kurių didelė varža ir kurie kristale užima daugiau ploto. 

• Nuosekliai įjungtas į tranzistoriaus bazės grandinę didelės varžos rezistorius mažina atviro rakto (uždaro tranzistoriaus) varžą. 

•Tas pats rezistorius mažina loginio elemento veikimo spartą: dėl didelės jo varžos įėjimo grandine teka silpna srovė, todėl 

lėčiau įkraunamos tranzistorių įėjimo talpos. 

5 

RRTL su loginę funkciją vykdančiais komponentais schemos įėjime 


Tai buvo pati populiariausia ir pigiausia loginių elementų iš diskretinių komponentų atmaina. Tai yra tarpinis tranzistorinės ir 

diodinės-tranzistorinės logikos variantas. 

R1 = R2 = R3 

R1 

A 

R2 

B 

R3 

C 

– E 

R5 

VT 

R4 

+ E K 

F= A+ B+ C 

Šios logikos privalumas, palyginti su sujungtųjų kolektorų schemomis, yra tai, kad nepriklausomai nuo loginių įėjimų skaičiaus loginio 

elemento schemoje yra tik vienas tranzistorius. Tai garantuoja mažesnę loginio elemento sklaidomą galią. 

Logikos trūkumai — dar daugiau rezistorių negu klasikinėje RRTL ir papildomas neigiamos įtampos maitinimo šaltinis. 

Aptariamoji logika netinka šiuolaikinei gamybai dėl didelio rezistorių skaičiaus. Situacija pasikeistų, jei rezistorius Rl, R2 ir R3 

loginiuose įėjimuose pakeistume diodais. Tačiau tai jau būtų ne tranzistorinė, bet diodinė-tranzistorinė logika. 

6

Diodinė-tranzistorinė logika 


+ E K 

A 

B 

C 

R1 

VD1 

VD2 VD4 VD5 

D 

VD3 

– E 

R2 

R3 

VT 

F= A⋅B⋅C 

+ E K 

R1 

VD1 VD4 VD5 

– 0.7 V + + 0.7 V – + 0.7 V – 

A 

+ + 

0.2 V 0.9 V 

– – 

D 

+ 

F 

– 

0.2 V 0.5 V 

– + 

R2 

– E 

B 

Aptariamasis DTL loginis elementas tinkamai veiks tik tuomet, kai jo schemoje bus atkuriantis žemą įtampos lygį diodas VD4. Be 

diodo VD5 schema gali veikti, nes jis tik pagerina loginio elemento parametrus. Kita diodų VD4 ir VD5 paskirtis – pagreitinti 

tranzistoriaus VT uždarymą. 

DTL privalumai (lyginama su tranzistorine logika): 

•Aukštas įtampos lygis apkrauto loginio elemento išėjime garantuoja didelį loginį šuolį ir gerą atsparumą trikdžiams (šį dar didina 

papildomas žemą įtampos lygį žeminantis diodas bei papildomas neigiamos įtampos maitinimo šaltinis). 

•Labai žemas tranzistoriaus įėjimo įtampos lygis garantuoja didelę atviro rakto (tranzistoriaus, dirbančio atkirtos režimu) varžą. 

•Loginio elemento schemoje nepriklausomai nuo loginių įėjimų skaičiaus yra tik vienas tranzistorius, todėl schemos sklaidoma galia 

esti nedidelė. 

•Diodai kristale užima mažiau ploto negu rezistoriai, vadinasi, schema pasižymi aukštu integracijos laipsniu ir kitais iš to 

išplaukiančiais privalumais. 

•Gerą spartą garantuoja nedidelis diodų užimamas plotas kristale, mažos jų parazitinės talpos ir nuosekliai į bazės grandinę įjungti 

diodai, pagreitinantys tranzistoriaus uždarymą. 

Trūkumai: 

•Schemoje yra daug elementų, kristale užimančių nemažą plotą. 

•Reikalingas papildomas neigiamos įtampos maitinimo šaltinis. 

7 

Tranzistorinė-tranzistorinė logika 


Tranzistorinė-tranzistorinė logika – pati populiariausia dvipolių tranzistorių logikos atmaina. TTL loginio elemento schema 

gauta iš DTL loginio elemento schemos, pakeitus šioje įėjimo diodų VD1, VD2 ir VD3 np sandūras daugiaemiterinio 

tranzistoriaus emiterių-bazės np sandūromis, o pirmojo žemą įtampos lygį atkuriančio diodo VD4 pn sandūrą – įėjimo 

tranzistoriaus bazės-kolektoriaus pn sandūra. 

+ E K 

A 

B 

C 

R1 R3 

VT1 

VD5 

VT2 

R2 

– E 

F= A⋅B⋅C 

Paprasčiausias TTL loginis elementas 

+ E K 

A 

B 

C 

R1 

R2 

VT1 VT2 

F= A⋅B⋅C 

8


Standartinis TTL loginis elementas (Dvitaktis išėjimo laipsnis ) 

+ E K 

A 

B 

C 

R2 

R1 

VT1 VT2 

VT3 

VD 

VT4 

R4 

F= A⋅B⋅C 

R3 

Ra 

Ca 

Dvitaktį laipsnį sudaro du nuosekliai sujungti tranzistoriai VT3 ir VT4, valdomi priešingo poliškumo signalais. Juos sukuria 

fazoinversinis laipsnis – tranzistorius VT2. 

a 

b 

c 

R2 

R1 

VT1 d VT2 

e 

g 

VT3 

h 

VD 

VT4 

R3 

R4 

k 

f 

+ E K 

visų įėjimų įtampa žema 

Taškas Taško potencialas 

a + 0,2 V 

d + 0,9 V 

e + 0,4 V 

g 0 

h +E K 

k E K 

– 0,7 V 

f E K 

– 1,4 V 

visų įėjimų įtampa aukšta 

Taškas Taško potencialas 

a,b,c + 3,6 V 

d + 2,1 V 

e + 1,4 V 

g + 0,7 V 

h + 0,9 V 

k + 0,55 V 

f + 0,2 V 

9 

Šotkio TTL 


Šotkio TTL (TTLŠ, angl. – Schottky TTL) – tai ta pati tranzistorinė-tranzistorinė logika, tik su Šotkio tranzistoriais. Šotkio 

tranzistoriai neįsisotina, todėl greitai užsidaro. Dėl šios priežasties TTLS spartesnė už standartinę TTL. 

VDŠ 

VT 

≡ 

VTŠ 

TTLŠ privalumas — didesnė veikimo sparta; trūkumai: dėl neįsisotinančio išėjimo tranzistoriaus loginio elemento išėjime gaunamas 

aukštesnis žemos įtampos lygis, taigi ir mažesnis atsparumas trikdžiams. 

Kai rezistorių kolektorių grandinių varžos esti vienodos, srovė, tekanti praviru tranzistoriumi, yra silpnesnė už srovė, tekančią įsotintu 

tranzistoriumi. Todėl TTLŠ reikia mažesnės maitinimo šaltinio galios nei TTL. Tačiau, kad būtų realizuota didelė TTLŠ veikimo sparta, 

TTLŠ schemose paprastai naudojamas mažesnės varžos kolektoriaus rezistorius, todėl TTLŠ loginis elementas dažniausiai vartoja 

didesnę galią. 

10

Sujungtųjų emiterių tranzistorinė logika 


Sujungtųjų emiterių tranzistorine logika (SETL, kartais SEL, angl. – Emitter-Coupled-Logic – ECL) – šiandien pati sparčiausia logikos 

atmaina. Pagrindinę schemos dalį sudaro TRTL loginis elementas – tranzistoriai VT1, VT2 ir VT3 su bendra kolektoriaus apkrova Rl. 

Žinome, kad toks loginis elementas vykdo loginę funkciją ARBA-NE. Jo išėjimo signalą pakartoja emiterinis kartotuvas-srovės 

stiprintuvas – tranzistorius VT5 su apkrovos rezistoriumi R4. 

R1 

R3 

VT5 

VT6 

+ E K 

VT1 VT2 VT3 

VT4 

F1= A+ B+ C 

A B C 

+ E 

R2 

R4 

R5 

F2= A+ B+ C 

Sujungtųjų emiterių tranzistorinės logikos privalumai: 

1. Pati didžiausia veikimo sparta, kurią lemia: 

a) rezistorius sujungtų emiterių grandinėje, neleidžiantis tranzistoriams įsisotinti, taigi ir spartinantis šių tranzistorių uždarymą; 

b) schemos išėjimuose naudojami emiteriniai kartotuvai, kurių mažos išėjimo varžos lemia mažas apkrovos talpų laiko pastoviąsias 

(didelė emiterinių kartotuvų-srovės stiprintuvų srovė greitai perkrauna apkrovos talpas); 

c) nepriklausomai nuo loginio elemento įėjimo įtampų per rezistorių R2 nuolat tekanti srovė, sukurianti beveik nekintančią įtampą, 

todėl tos schemos dalies parazitinės talpos nepersikrauna. 

2. Srovės stiprintuvai išėjimuose garantuoja didelį skaidos koeficientą — galimybę prijungti prie loginio elemento išėjimo daug 

loginių elementų. 

3. Loginio elemento išėjimuose gaunama tiesioginė arba inversine logines funkcijos 3ARBA reikšmė. 

Trūkumai: 

1. Pati didžiausia vartojama maitinimo šaltinio galia. 

2. Sudėtinga schema, todėl nedidelis jos integracijos laipsnis ir nemaža loginio elemento kaina. 

3. Nedidelis loginis šuolis ir nedidelis atsparumas trikdžiams. 

11 

Vienpolių tranzistorių loginiai elementai 


Paprastai loginių elementų schemoms sudaryti naudojami MOP struktūros lauko tranzistoriai su izoliuotosiomis užtūromis. 

Loginių elementų valdomaisiais arba loginiais tranzistoriais būna MOP tranzistoriai su indukuotuoju kanalu. Įtampos kritimas tokiame 

atvirame tranzistoriuje atitinka žemą įtampos lygį, nes jo nepakanka šį loginį elementą apkraunantiems kitų loginių elementų 

tranzistoriams atidaryti. Įtampos kritimas uždaruose tranzistoriuose su indukuotuoju kanalu paprastai būna lygus maitinimo šaltinio 

įtampai. Tai tolygu aukštam įtampos lygiui, atidarančiam apkraunančiųjų loginių elementų tranzistorius. 

Vienpolių tranzistorių raktai 

MOP tranzistorių raktą sudaro loginiais įėjimo įtampos lygiais valdomas aktyvusis, arba loginis, tranzistorius ir apkrovos tranzistorius. 

Apkrovos tranzistorius gali dirbti pasyviu režimu, kai jis nevaldomas, ir aktyviu, kai valdomas. 

Raktai su pasyviąja apkrova 

VT1 

+E 

VT2 

U IŠ 

U IN 

Raktas veiks patikimai, jei apkrovos tranzistoriaus kanalo varža bus apie dešimt kartų didesnė už loginio tranzistoriaus kanalo varžą. 

Tuomet maitinimo įtampa atviruose tranzistoriuose dalysis taip, kad įtampos kritimas loginiame tranzistoriuje tesudarys apie vieną 

dešimtąją maitinimo įtampos dalį. Tai reiškia, kad esant aukštai rakto schemos įėjimo įtampai, gaunama žema išėjimo įtampa, 

neatidaranti apkraunančių raktą tranzistorių. 

12


Raktas, kurio apkrovos tranzistoriaus užtūros įtampa U u > E + U d 

+E U 

+E 

VT1 

VT2 

U IŠ 

Apkrovos tranzistorius šioje schemoje visuomet atviras 

U IN 

Kai schemos įėjimo įtampa yra aukšta, maitinimo šaltinio įtampa dviejuose atviruose vienodos topologijos tranzistoriuose dalijasi 

pusiau. Todėl ir šioje schemoje apkrovos tranzistoriaus VTl kanalo varža turi būti apie dešimt kartų didesnė už loginio tranzistoriaus 

VT2 kanalo varžą, nes tik tai garantuoja pakankamai žemą įtampos lygį schemos išėjime. 

Raktas, kai apkrova – tranzistorius su sudarytuoju kanalu. 

+E 

VT1 

Apkrovos tranzistorius visuomet yra atviras ar bent praviras. 

VT2 

U IŠ 

U IN 

Schemos privalumas yra tas, kad joje nereikia formuoti tranzistoriaus su didele kanalo varža.Šios schemos tranzistorius „pats 

pasistengia", kad jo varža būtų tokia, kokios reikia: arba labai didelė, arba labai maža. 

13 

Raktas su aktyviąja apkrova – KMOP raktas 


Raktą su aktyviąja apkrova sudaro nuosekliai sujungtų papildančiųjų, arba komplementinių – su p kanalu ir su n kanalu, MOP 

tranzistorių pora (angl. – Complementary MOSFET – CMOS). Kadangi įėjimo signalas patenka į sujungtas abiejų tranzistorių užtūras, 

abu tranzistoriai yra valdomi ir veikia aktyviuoju režimu. 

VT1 

+E 

VT2 

U IŠ 

U IN 

KMOP rakto privalumai: 

• Esant bet kokiai įėjimo signalo reikšmei, bent vienas iš nuosekliai sujungtų tranzistorių (arba VTl, arba VT2) yra uždaras, o tai 

reiškia, kad nuoseklia grandine neteka maitinimo šaltinio srovė ir nenaudojama maitinimo šaltinio galia. 

• Žemas išėjimo įtampos lygis visuomet lygus nuliui, kad ir kokios būtų tranzistorių kanalų varžos. Vadinasi, ir vieno, ir kito 

tranzistoriaus kanalo matmenys gali būti minimalūs, ir tai iš dalies kompensuoja didesnį rakto schemos elementų užimamą plotą, kurio 

prireikia formuojant tranzistorius ir su p, ir su n kanalais. 

• Loginis šuolis, tai yra aukšto ir žemo įtampos lygių skirtumas, lygus maitinimo šaltinio įtampai. Didelis loginis šuolis garantuoja gerą 

atsparumą trikdžiams. 

• Schemoms su KMOP raktais galima naudoti gerokai mažesnes maitinimo įtampas. Jei standartinėse MOP tranzistorių su 

indukuotuoju kanalu schemose maitinimo įtampa tris-keturis kartus viršija slenksčio įtampą, tai KMOP raktų schemose pakan ka, kad 

maitinimo įtampa būtų bent truputį didesnė už ją. 

Nedidelė maitinimo įtampa KMOP loginėms schemoms teikia šiuos privalumus: 

pagal maitinimo įtampą ir loginius lygius KMOP schemos yra suderinamos su standartinėmis dvipolių tranzistorių loginėmis 

schemomis; 

galima formuoti šiek tiek storesnį dielektriko sluoksnį po užtūros elektrodu, nes dėl šiek tiek padidėjusios slenksčio įtampos maitinimo 

14 

įtampa keturgubai nepadidės; be to, kai po užtūros elektrodu esti storesnis dielektriko sluoksnis, mikroschemos su KMOP raktais ne taip 

greitai pramušamos, kaip nMOP arba pMOP mikroschemos su nMOP arba pMOP raktais.

nMOP ir pMOP tranzistorinė logika 


Paskutiniuoju metu vis plačiau taikomos MOP tranzistorių su n kanalais loginės schemos. Svarbiausioji to priežastis – esant tai pačiai 

temperatūrai ir priemaišų koncentracijai, elektronai beveik tris kartus judresni negu skylės, todėl ir nMOP schemoms būdinga didesnė veikimo 

sparta. Kita priežastis – nMOP loginių schemų maitinimo įtampa ir aukšto bei žemo loginių lygių įtampos yra to paties poliškumo, kaip ir 

standartinių dvipolių npn tranzistorių loginių schemų. Tačiau pMOP loginių schemų yra mažesnė kaina. 

VT1 

+E U 

+E 

A 

U IN1 

VT2 

B 

U IN2 

VT3 

A+B 

U IŠ 

Svarbiausieji MOPTL privalumai: 

1.MOPTL schemų integracijos laipsnis dviem-trim eilėmis didesnis negu standartinių dvipolių tranzistorių loginių schemų, nes: 

• tranzistoriams nereikia formuoti izoliuotų sričių; 

• ....schemose nėra rezistorių. 

Iš visų dvipolių tranzistorių loginių schemų tik injekcinio maitinimo tranzistorinės logikos schemos savo integracijos laipsniu prilygsta MOPTL 

schemoms. 

2. Didelis integracijos laipsnis ir paprasta gamybos technologija sąlygoja MOPTL schemų pigumą. 

3. Labai didelė tranzistorių su izoliuotomis užtūromis įėjimo varža ir praktiškai lygi nuliui apkraunančiųjų loginių elementų įėjimo srovė 

pašalina trūkumus, būdingus dvipolių tranzistorių TRTL schemoms: žemą aukštą išėjimo įtampos lygį ir mažą loginį šuolį. 

4. Didelis loginis šuolis lemia gerą atsparumą trukdžiams. 

5. Labai didelė apkraunančiųjų loginių elementų įėjimo varža leidžia kiekvieną loginį elementą apkrauti daugeliu kitų loginių elementų. 

Svarbiausieji MOPTL trūkumai: 

1. Kaip ir MOP tranzistoriai, taip ir MOPTL schemos nėra tokios sparčios, kaip dvipoliai tranzistoriai ir jų loginės schemos. 

2. Didelės maitinimo įtampos ir dideli loginiai šuoliai neleidžia naudoti MOPTL schemų kartu su dvipolių tranzistorių loginėmis schemomis. 

3. MOPTL schemoms būdingas didelis eksploatacinis trūkumas – jų tranzistorius gali negrįžtamai pramušti net ant žmogaus kūno ar drabužių 

15 

susikaupusių statinių krūvių sukurtos įtampos. Dėl šios priežasties iki montažo negalima liesti nMOPTL ir pMOPTL mikroschemų išvadų, be to, 

jas reikia labai atsargiai montuoti. 

Komplementinė MOP tranzistorinė logika 


Loginių schemų su komplementiniais MOP tranzistorių raktais sudarymo taisyklė: kai loginiai tranzistoriai jungiami lygiagrečiai, juos 

papildantys, arba komplementiniai, tranzistoriai jungiami nuosekliai; kai loginiai tranzistoriai jungiami nuosekliai, komplementiniai 

tranzistoriai jungiami lygiagrečiai. 

VT4 

+E U 

U IN2 B 

A 

U IN1 

VT1 

VT3 

VT2 

A+B 

U IŠ 

16


Svarbiausieji KMOPTL privalumai: 

1. Kai KMOPTL loginio elemento įėjimuose lygiai nekinta, loginis elementas veikia statiniu režimu, nes neteka maitinimo šaltinio 

srovė. Vadinasi, kai loginis elementas veikia statiniu režimu, nevartojama maitinimo šaltinio galia. Aptardami KMOP rakto savybes 

minėjome, kad maitinimo šaltinio galia vartojama tik parazitinėms talpoms perkrauti, kai keičiasi loginiai lygiai schemos įėjime ir 

išėjime. Taigi KMOPTL – pati ekonomiškiausia logika. 

2. KMOPTL schemų integracijos laipsnis yra šiek tiek mažesnis negu MOPTL schemų, bet gerokai didesnis nei dvipolių tranzistorių 

logikų schemų (išimtį sudaro tik injekcinio maitinimo tranzistorinės logikos schemos, kurių KMOPTL integracijos laipsniai panašūs). 

Pirmoji ir svarbiausioji priežastis, dėl kurios KMOPTL schemos integracijos laipsniu nusileidžia MOPTL schemoms, yra ta, kad 

KMOPTL schemas sudaro abiejų tipų MOP tranzistoriai: su n ir su p kanalais. Todėl vieno tipo tranzistoriams (paprastai su n kanalais) 

tenka formuoti specialias kito laidumo tipo sritis. Antroji priežastis – paprasčiausio loginio elemento 2ARBA-NE schemą sudaro keturi, 

o ne trys tranzistoriai. Kita vertus, užimamo kristale ploto požiūriu KMOPTL pranašesnė negu MOPTL, nes KMOPTL schemose 

nereikia formuoti apkrovos tranzistorių su keliolika kartų didesne nei loginių tranzistorių kanalo varža, o tai reiškia, kad visų KMOPTL 

tran- zistorių kanalai gali būti mažiausių ilgių ir pločių. 

Priežastys, kodėl KMOPTL integracijos laipsniu lenkia įvairias dvipolių tranzistorių logikos atmainas, išvardytos aptariant MOPTL 

savybes. 

Aukštas integracijos laipsnis ir gana paprasta gamyba sąlygoja nedidelę (mažesnę negu daugumos dvipolių tranzistorių logikų 

atmainų) KMOPTL mikroschemų kainą. 

Tai, kad aukštas išėjimo įtampos lygis yra lygus maitinimo įtampai, o žemas – nuliui, garantuoja didelį loginį šuolį ir gerą atsparumą 

trikdžiams. Didelis loginis šuolis leidžia mažinti tranzistorių jautrumą valdantiems signalams, tai yra didinti jų slenksčio įtampą. Todėl 

pagerėja tranzistorių eksploatacinės savybės – jie atsparesni pramušimui. Tai, kad loginis šuolis yra lygus maitinimo įtampai, leidžia 

sumažinti KMOPTL maitinimo įtampos dydį iki standartinių dvipolių tranzistorių loginių schemų maitinimo įtampos. 

Pagrindinis KMOPTL trūkumas, palyginti su įvairiomis dvipolių tranzistorių logikų schemomis, – mažesnė veikimo sparta. Kuo 

ekonomiškesniu režimu veikia KMOPTL schema (kuo mažesnės srovės perkrauna parazitines talpas keičiantis įtampų lygiams), tuo 

mažesnė KMOPTL veikimo sparta. 

17 

Populiariausiųjų loginių elementų svarbiausieji parametrai 


Logikos 

variantas 

Pvid 

mW/1LE 

tsv vid 

ns 

Avid 

pJ 

Ustat atsp tr 

V 

NIN 

NIŠ 

TTL 

standartinė 

H 

L 

S 

AS 

LS 

10 

25 

1 

20 

8 

2 

10 

6 

30 

5 

4 

10 

100 

150 

30 

100 

30 

20 

0.8 

0.8 

0.8 

0.5 

0.5 

0.5 

2 – 5 

10 

SEL 

50 

1.2 

60 

0.3 

2 – 5 

10 – 20 

IMTL 

0.01 – 0.1 

100 – 10 

1 

0.05 

2 – 3 

3 – 5 

MOPTL 

0.5 

100 

50 

2 – 3 

2 – 5 

50 

KMOPTL 

C 

HC 

0.001/1kHz 

0.005/1kHz 

100 

25 

– 

1 – 2 

2 – 5 

50 

18


Loginių elementų mikroschemų 

žymėjimas Rytuose ir Vakaruose 

19 


Paskaitos medžiaga parengta pagal: R. Kirvaitis. Loginės schemos. –Vilnius: Enciklopedija, 1999. – 256 p. 

20

Loginiai elementai

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?